2–14 altera 公司
配置 handbook, 容积 2 8月 2005
函数的 描述
图示 2–4. fpp 配置 和 外部 flash 接口
便条 (1)
注释 至图示 2–4:
(1) 为 外部 flash 接口 支持 在 epc8 enhanced 配置 设备, 联系 altera 产品.
(2) 管脚
A20
在 epc16 设备, 管脚
A20
和
A19
在 epc8 设备, 和 管脚
A20
,
A19
, 和
A18
在 epc4 设备 应当
是 left floating. 这些 管脚 应当 不 是 连接ed 至 任何 信号, i.e., 它们 是 非-连接 管脚.
(3) 在 这 100-管脚 pqfp 包装, 你 必须 externally 连接 这 下列的 管脚:
c-a0
至
f-a0
,
c-a1
至
f-a1
,
c-a15
至
f-a15
,
c-a16
至
f-a16
, 和
字节 #
至 v
CC
. additionally, 你 必须 制造 这下列的 管脚 连接 在 两个都
100-管脚 pqfp 和 88-管脚 过激 fineline bga 包装:
c-rp#
至
f-rp#
,
c-we#
至
f-we#
,
TM1
至 v
CC
,
TM0
至
地, 和
WP#
至 v
CC
.
(4) 为
PORSEL
,
PGM[]
, 和
EXCLK
管脚 连接, 谈及 至Table 2–9.
动态 配置 (页 模式)
这 动态 配置 或者 页模式 特性 准许 这 增强
配置 设备 至 store 向上 至 第八 不同的 sets 的 设计 为 所有
这 fpgas 在 your 系统. 你 能 然后 choose 这个 页 (设置 的
配置 files) 这 增强 配置 设备 应当 使用 为
fpga 配置.
MSEL
DCLK
data[7..0]
nSTATUS
conf_完毕
nCONFIG
V
CC
V
CC
地
nCE
stratix 序列
或者
apex ii 设备
WE#
RP#
a[20..0]
ry/by#
CE#
OE#
dq[15..0]
pld 或者 处理器
增强 配置
设备
DCLK
data[7..0]
OE
nCS
ninit_conf
WE#C
RP#C
WE#F
RP#F
a[20..0]
(2)
ry/by#
CE#
OE#
dq[15..0]
地
EXCLK
WP#
PORSEL
pgm[2..0]
TMO
V
CC
VCCW
BYTE#
(3)
TM1
c-a0
(3)
c-a1
(3)
c-a15
(3)
c-a16
(3)
a0-f
a1-f
a15-f
a16-f
n
nceon.c.
(4)
(4)
(4)
V
CC