10 altera 公司
flex 10k embedded 可编程序的 逻辑 家族 数据 薄板
逻辑 功能 是 执行 用 程序编制 这 eab 和 一个 读-
仅有的 模式 在 配置, creating 一个 大 lut. 和 luts,
combinatorial 功能 是 执行 用 looking 向上 这 结果, 相当
比 用 computing 它们. 这个 implementation 的 combinatorial 功能
能 是 faster 比 使用 algorithms 执行 在 一般 逻辑, 一个
效能 有利因素 那 是 更远 增强 用 这 快 进入 时间
的 eabs. 这 大 capacity 的 eabs 使能 designers 至 执行
complex 功能 在 一个 逻辑 水平的 没有 这 routing 延迟 有关联的
和 linked les 或者 地方-可编程序的 门 排列 (fpga) 内存 blocks.
为 例子, 一个 单独的 eab 能 执行 一个 4
×
4 乘法器 和 第八
输入 和 第八 输出. parameterized 功能 此类 作 lpm 功能
能 automatically 引领 有利因素 的 这 eab.
这 eab 提供 有利因素 在 fpgas, 这个 执行 在-板
内存 作 arrays 的 小, distributed 内存 blocks. 这些 fpga 内存
blocks 包含 延迟 那 是 较少 predictable 作 这 大小 的 这 内存
增加. 在 增加, fpga 内存 blocks 是 prone 至 routing 问题
因为 小 blocks 的 内存 必须 是 连接 一起 至 制造 大
blocks. 在 contrast, eabs 能 是 使用 至 执行 大, 专心致志的
blocks 的 内存 那 eliminate 这些 定时 和 routing concerns.
eabs 能 是 使用 至 执行 同步的 内存, 这个 是 easier 至 使用
比 异步的 内存. 一个 电路 使用 异步的 内存 必须
发生 这 内存 写 使能 (
我们
) 信号, 当 ensuring 那 它的 数据
和 地址 信号 满足 建制 和 支撑 时间 规格 相关的 至 这
我们
信号. 在 contrast, 这 eab’s 同步的 内存 发生 它的 自己的
我们
信号 和 是 自-安排时间 和 遵守 至 这 global 时钟. 一个 电路 使用 这
eab’s 自-安排时间 内存 需要 仅有的 满足 这 建制 和 支撑 时间
规格 的 这 global 时钟.
当 使用 作 内存, 各自 eab 能 是 配置 在 任何 的 这 下列的
sizes: 256
×
8, 512
×
4, 1,024
×
2, 或者 2,048
×
1. 看图示 2.
图示 2. eab 记忆 configurations
256
×
8 512
×
4 1,024
×
2
2,048
×
1
: 点此下载
