altera 公司 核心 版本 一个.b.c 能变的 3–5
六月 2004 最大值 ii 设备 handbook, 容积 1
jtag &放大; 在-系统 programmability
debugging 循环. 这 逻辑, circuitry, 和 interconnects 在 这 最大值 ii
architecture 是 配置 和 flash-为基础 sram 配置
elements. 这些 sram elements require 配置 数据 至 是 承载
各自 时间 这 设备 是 powered. 这 处理 的 加载 这 sram 数据
是 called 配置. 这 在-chip 配置 flash 记忆 (cfm)
块 stores 这 sram 元素’s 配置 数据. 这 cfm 块
stores 这 设计’s 配置 pattern 在 一个 reprogrammable flash 排列.
在 isp, 这 最大值 ii jtag 和isp 电路系统 programs 这 设计
模式 在 这 cfm 块’s非-易变的 flash 排列.
这 最大值 ii jtag 和 isp 控制内部 发生 这 高
程序编制 电压 必需的 至 程序 这 cfm cells, 准许 在-
系统 程序编制 和 任何 的 the 推荐 运行 外部
电压 供应 (i.e., 3.3 v/2.5 v 或者1.8 v 为 这 最大值 ii 设备 和 一个
“g” 订货 代号). isp 能 是 执行 anytime 之后 v
CCINT
和 所有
V
CCIO
banks 有 被 全部地 powered 和 这 设备 有 完成 这
配置 电源-向上 时间. 用 default, 在 在-系统
程序编制, 这 i/o 管脚 是 触发-陈述 和 weakly 牵引的-向上 至 v
CCIO
至 eliminate 板 conflicts. 这 pull-向上 值 范围 从 5 至 40 k
Ω
.
那里 是 二 其它 选项 在 最大值 ii设备 那 准许 用户 控制 的
i/o 状态 或者 行为 在 isp.
f
为 更多 信息, 谈及 至“in-系统 程序编制 clamp” 在
页 3–8和“real-时间 isp” 在 页 3–8.
这些 设备 也 提供 一个
isp_完毕
位 那 提供 safe 运作
当 在-系统 programming 是 interrupted. 这个
isp_完毕
位, 这个
是 这 last 位 编写程序, 阻止所有 i/o 管脚 从 驱动 直到 这
位 是 编写程序.
ieee 1532 支持
这 jtag 电路系统 和 isp 操作指南 设置 在 最大值 ii 设备 是 一致的
至 这 ieee 1532-2002 程序编制规格. 这个 提供
工业-标准 硬件 和 所以ftware 为 在-系统 程序编制
among 多样的 vendor 可编程序的逻辑 设备 (plds) 在 一个 jtag
chain.
这 最大值 ii 1532 bsdl files 将 是 released 在 这 altera 网 站点 当
有.
: 点此下载
