管脚 描述
名字
管脚
类型
*
N
°
插件
和
所以
N
°
PLCC
(**)
Function 描述
V
BB
S 1 1 负的
电源 供应
V
BB
=–5V
±
5%.
GNDA 地 2 2 相似物 地面 所有 信号 是 关联 至 这个 管脚.
VF
R
O O 3 3 Receive 过滤
输出
相似物 输出 的 这 Receive 过滤
V
CC
S 4 5 积极的 电源
供应
V
CC
=+5V
±
5%.
FS
R
I 5 6 Receive 框架
同步 脉冲波
使能 BCLK
R
至 变换 PCM 数据 在 D
R
.fs
R
是 一个
8kHz 脉冲波 train. 看 计算数量 1, 2 和 3 为 定时
详细信息.
D
R
I 6 7 Receive 数据
输入
PCM 数据 是 shifted 在 D
R
下列的 这 FS
R
leading
边缘.
BCLK
R
/clksel I 7 8 变换-在 时钟 Shifts 数据 在 D
R
之后 这 FS
R
leading 边缘. 将
相异 从 64 kHz 至 2.048 mhz. alternatively, 将 是
一个 逻辑 输入 这个 选择 也 1.536 mhz/1.544
MHz 或者 2.048 MHz 为 主控 时钟 在 同步的
模式 和 BCLK
X
是 使用 为 两个都 transmit 和 receive
方向 (看 表格 1). 这个 输入 有 一个 内部的 拉-
向上.
MCLK
R
/pdn I 8 9 Receive 主控 时钟 必须 是 1.536 mhz, 1.544 MHz 或者 2.048 mhz. 将 是
异步的 和 MCLK
X
, 但是 应当 是
同步的 和 MCLK
X
为 最好的 效能. When
MCLK
R
是 连接 continuously 低, MCLK
X
是
选择 为 所有 内部的 定时. 当 MCLK
R
是
连接 continuously 高, 这 设备 是 powered
向下.
MCLK
X
I 9 12 Transmit 主控 时钟 必须 是 1.536 mhz, 1.544 MHz 或者 2.048 mhz. 将 是
异步的 和 MCLK
R
.
BCLK
XI
10 14 变换-输出 时钟 Shifts 输出 这 PCM 数据 在 dx. 将 相异 从 64 kHz
至 2.048 mhz, 但是 必须 是 同步的 和 MCLK
X
.
D
X
O 11 15 Transmit
数据 输出
The 触发-状态
PCM 数据 输出 这个 是 使能
用 FS
X
.
FS
X
I 12 16 Transmit 框架
同步 脉冲波
使能 BCLK
X
至 变换 输出 这 PCM 数据 在 D
X
.fs
X
是
一个 8 kHz 脉冲波 train. 看 计算数量 1, 2 和 3 为 定时
详细信息.
TS
X
O 13 17 Transmit 时间 Slot 打开 流 输出 这个 脉冲 低 在 这 encoder
时间 slot. 推荐 至 是 grounded 如果 不 使用.
GS
X
O 14 18 增益 设置 相似物 输出 的 这 transmit 输入 放大器. 使用 至
设置 增益 externally.
VF
X
I
–
I 15 19 反相的 放大器
输入
反相的 输入 的 这 Transmit 输入 放大器.
VF
X
I
+
I 16 20 非-反相的 放大器
输入
非-反相的 输入 的 这 Transmit 输入 放大器.
(*) i: 输入, o: 输出, s: 电源 供应
(**) 管脚 4,10,11 和 13 是 不 连接
Tri-状态
是 一个 商标 的 国家的 半导体 corp.
ETC5054 - ETC5057
3/18
: 点此下载
