cpu3.3#_2.5
输入 水平的
(latched 数据)
缓存区 选择 为
运作 在:
12.5v vdd
03.3v vdd
FS2 FS1 FS0
cpu,
sdram(mhz)
PCICLK
(mhz)
ref, ioapic
(mhz)
0 0 0 50.0 25.0 (1/2 cpu) 14.318
0 0 1 75.0 32 14.318
0 1 0 83.3 41.65 (1/2 cpu) 14.318
0 1 1 68.5 34.25 (1/2 cpu) 14.318
1 0 0 83.3 33.3 14.318
1 0 1 75.0 37.5 (1/2 cpu) 14.318
1 1 0 60.0 30.0 (1/2 cpu) 14.318
1 1 1 66.8 33.4 (1/2 cpu) 14.318
模式, 管脚 25
(latched 输入)
管脚 46 管脚 15
0
cpu_stop#
(输入)
pci_stop#
(输入)
1
REF1
(输出)
PCICLK5
(输出)
cpu_stop# pci_stop#
CPUCLK
输出
PCICLK
(0:5)
pciclk_f,
ref,
24/48mhz
和 sdram
结晶
OSC
VCO
0 1 stopped 低 运动 运动 运动 运动
1 1 运动 运动 运动 运动 运动
1 0 运动 stopped 低 运动 运动 运动
: 点此下载
