st72260g, st72262g, st72264g
9/171
注释
:
1.
在 这 中断 输入 column, “eix” 定义 这 有关联的 外部 中断 vector. 如果 这 弱 拉-向上
column (wpu) 是 merged 和 这 中断 column (int), 然后 这 i/o 配置 是 一个 拉-向上 中断 in-
放, 否则 这 配置 是 一个 floating 中断 输入. 端口 c 是 编排 至 ei0 或者 ei1 用 选项 字节.
2. 在 这 打开 流 输出 column, “t” 定义 一个 真实 打开 流 i/o (p-缓存区 和 保护 二极管 至 v
DD
是 不 执行). 看部分 9 "i/o 端口" 在 页 38为 更多 详细信息.
3. osc1 和 osc2 管脚 连接 一个 结晶 或者 陶瓷的 共振器, 一个 外部 rc, 或者 一个 外部 源 至
这 在-碎片 振荡器 看部分 2 "管脚 描述" 在 页 6和部分 6.2 "multi-oscilla-
tor (mo)" 在 页 21为 更多 详细信息.
17 15 e3 pc2/mco/ain2 i/o C
T
X
ei0/ei1 X X X
端口 c2
主要的 时钟 输出 (f
CPU
) 或者
模数转换器 相似物 输入 2
18 16 f4 pc1/ocmp1_b/ain1i/o C
T
X
ei0/ei1 X X X
端口 c1
计时器 b 输出 对比 1 或者
模数转换器 相似物 输入 1
19 17 d3 pc0/icap1_b/ain0 i/o C
T
X
ei0/ei1 X X X
端口 c0
计时器 b 输入 俘获 1 或者
模数转换器 相似物 输入 0
20 18 e4 pa7/tdo i/o c
T
HS
X
ei0 X X
端口 a7
sci 输出
21 19 f5 pa6/sdai i/o c
T
HS
X
ei0 T
端口 a6
I
2
c 数据
22 20 F6 pa5 /rdi i/o C
T
HS
X
ei0 X X
端口 a5
sci 输入
23 21 e6 pa4/scli i/o c
T
HS
X
ei0 T
端口 a4
I
2
c 时钟
24 E5 NC
不 connected25 D6 NC
D5 NC
26 22 c6 PA3 i/o c
T
HS
X
ei0 X X
端口 a3
27 23 d4 PA2 i/o c
T
HS
X
ei0 X X
端口 a2
C5 NC
不 连接
B6 NC
28 24 a6 pa1/iccdata i/o c
T
HS
X
ei0 X X
端口 a1
在 电路 交流 数据
29 25 a5 pa0/iccclk i/o c
T
HS
X
ei0 X X
端口 a0
在 电路 交流
时钟
30 26 b5 ICCSEL I C
T
X
icc 模式 管脚, 必须 是 系 低
31 27 a4 V
SS
s 地面
32 28 b4 V
DD
S 主要的 电源 供应
管脚 n°
管脚 名字
类型
水平的 端口 / 控制
主要的
函数
(之后
重置)
alternate 函数
SDIP32
SO28
BGA
输入
输出
输入 输出
float
wpu
int
ana
OD
PP
: 点此下载
