初步的 产品 信息 u15436ej1v0pm
6
µ
µµ
µ
pd703201, 703201y, 703204, 703204y, 70f3201, 70f3201y, 70f3204, 70f3204y
管脚 identification
a0 至 a23:
ad0 至 ad15:
adtrg:
ani0 至 ani15:
ano0, ano1:
astb:
AV
DD
:
AV
REF0
, av
REF1
:
AV
SS
:
clkout:
cs0 至 cs3:
EV
DD
:
EV
SS
:
flmd0, flmd1:
hldak:
hldrq:
ic:
intp0 至 intp6:
intp00, intp01,:
intp10, intp11
nmi:
p00 至 p05:
p20 至 p22:
p30 至 p32:
p40 至 p46:
p70 至 p715:
p80, p81:
p90 至 p915:
地址 总线
地址/数据 总线
ad 触发 输入
相似物 输入
相似物 输出
地址 strobe
相似物 v
DD
相似物 涉及 电压
相似物 v
SS
时钟 输出
碎片 选择
电源 供应 为 端口
地面 为 端口
flash 程序编制 模式
支撑 acknowledge
支撑 要求
内部 连接
中断 要求 从 peripherals
中断 要求 至 计时器
非-maskable 中断 要求
端口 0
端口 2
端口 3
端口 4
端口 7
端口 8
端口 9
pcd1 至 pcd3:
pcm0 至 pcm5:
pcs0 至 pcs7:
pct0 至 pct7:
pdh0 至 pdh7:
pdl0 至 pdl15:
rd:
重置:
rxd0, rxd1:
sck0 至 sck4:
scl:
sda:
si0 至 si4:
so0 至 so4:
tclr0, tclr1:
ti0 至 ti5:
to0 至 to5:
txd0, txd1:
V
DD
:
V
DD
bu:
V
SS
:
V
SS
bu:
wait:
wr0:
wr1:
x1, x2:
xt1, xt2:
端口 cd
端口 cm
端口 cs
端口 ct
端口 dh
端口 dl
读
重置
receive 数据
串行 时钟
串行 时钟
串行 数据
串行 输入
串行 输出
计时器 clear 输入
计时器 输入
计时器 输出
transmit 数据
电源 供应
电源 供应 为 backup
地面
地面 为 backup
Wait
写 strobe 低 水平的 数据
写 strobe 高 水平的 数据
结晶 为 主要的 时钟
结晶 为 subclock