adsp-bf531/adsp-bf532/adsp-bf533
rev. 0 | 页 11 的 56 | march 2004
这 vertical blanking 间隔. 在 这个 模式, 这 控制
字节 sequences 是 不 贮存 至 记忆; 它们 是 filtered
用 这 ppi.
• vertical blanking 仅有的 - the ppi 仅有的 transfers vertical
blanking 间隔 (vbi) 数据, 作 好 作 horizontal blanking
信息 和 控制 字节 sequences 在 vbi 线条.
• 全部 地方 - 这 全部 incoming bitstream 是 读 在
通过 这 ppi. 这个 包含 起作用的 video, 控制 pream-
ble sequences, 和 ancillary data 那 将 是 embedded 在
horizontal 和 vertical blanking 间隔.
though 不 explicitly supported, itu-r 656 输出 函数的-
ity 能 是 达到 用 设置向上 这 全部 框架 结构
(包含 起作用的 video, blanking, 和 控制 信息) 在
记忆 和 streaming 这 数据 输出 这 ppi 在 一个 框架 同步-较少
模式. 这 处理器’s 2d dma features facilitate 这个 转移
用 准许 这 静态的 框架 缓存区 (blanking 和 控制 代号)
至 是 放置 在 记忆 once,和 simply updating 这 起作用的
video 信息 在 一个 每-框架 基准.
这 一般-目的 模式 的 the ppi 是 将 至 合适 一个
宽 多样性 的 数据 俘获 一个d 传递 产品. 这
模式 是 分隔 在 四 主要的 categories, 各自 准许 向上
至 16 位 的 数据 转移 每 ppi_clk 循环:
• 数据 receive 和 内部 发生 框架 syncs
• 数据 receive 和 externally 发生 框架 syncs
• 数据 transmit 和 内部 发生 框架 syncs
• 数据 transmit 和 externally 发生 框架 syncs
这些 模式 支持 模数转换器/dac connections, 作 好 作 video
交流 和 硬件 signaling. 许多 的 这 模式
支持 更多 比 一个 水平的 的 框架 同步. 如果
desired, 一个 可编程序的 延迟能 是 inserted 在 asser-
tion 的 一个 框架 同步 和 reception/传递 的 数据.
动态 电源 管理
这 adsp-bf531/2/3 处理器 provides five 运行 模式,
各自 和 一个 不同的 performance/电源 profile. 在 增加,
动态 电源 管理 提供 这 控制 功能 至
dynamically 改变 这 处理器核心 供应 电压, 更远
减少 电源 消耗. 控制 的 clocking 至 各自 的 这
adsp-bf531/2/3 处理器 peripherals 也 减少 电源 con-
sumption. 看表格 4为 一个 summary 的 这 电源 settings 为
各自 模式.
全部-在 运行 mode—maximum 效能
在 这 全部-在 模式, 这 pll 是 使能 和 是 不 绕过,
供应 能力 为 最大 运算的 频率. 这个
是 这 电源-向上 default 执行 状态 在 这个 最大 每-
formance 能 是 达到. 这处理器 核心 和 所有 使能
peripherals run 在 全部 速.
起作用的 运行 mode—moderate 电源 savings
在 这 起作用的 模式, 这 pll 是 使能 但是 绕过. 因为
这 pll 是 绕过, 这 processor’s 核心 时钟 (cclk) 和 sys-
tem 时钟 (sclk) run 在 这 输入 时钟 (clkin) 频率. 在
这个 模式, 这 clkin 至 cclk 乘法器 比率 能 是 changed,
虽然 这 改变 是 不 认识到 直到 这 全部-在 模式 是
entered. dma 进入 是 有至 appropriately 配置 l1
memories.
在 这 起作用的 模式, 它 是 可能 至 使不能运转 这 pll 通过 这
pll 控制 寄存器 (pll_ctl). 如果 无能, 这 pll 必须 是
re-使能 在之前 transitioning 至 这 全部-在 或者 睡眠 模式.
hibernate 运行 模式—maximum 静态的 电源
Savings
这 hibernate 模式 maximizes静态的 电源 savings 用 dis-
abling 这 电压 和 clocks 至这 处理器 核心 (cclk) 和
至 所有 这 同步的 peripherals (sclk). 这 内部的 电压
调整器 为 这 处理器 能 是shut 止 用 writing b#00 至 这
freq 位 的 这 vr_ctl register. 这个 使不能运转 两个都 cclk
和 sclk. 此外, 它 sets这 内部的 电源 供应 volt-
age (v
DDINT
) 至 0 v 至 提供 这 最低 静态的 电源
消耗. 任何 核心的 信息 贮存 内部 (记忆
内容, 寄存器 内容, 等.) 必须 是 写 至 一个 非-vola-
tile 存储 设备 较早的 至 removing 电源 如果 这 处理器 状态
是 至 是 preserved. 自从 v
DDEXT
是 安静的 有提供的 在 这个 模式, 所有
的 这 外部 管脚 触发-状态, 除非 否则 指定. 这个
准许 其它 设备 那 将 是连接 至 这 处理器 至
有 电源 安静的 应用 没有 绘画 unwanted 电流.
这 内部的 供应 调整器 能是 woken 向上 也 用 一个 real-
时间 时钟 wakeup 或者 用 asserting 这 重置
管脚.
睡眠 运行 mode—high 动态 电源 savings
这 睡眠 模式 减少 动态 电源 消耗 用 dis-
abling 这 时钟 至 这 processor 核心 (cclk). 这 pll 和
系统 时钟 (sclk), 不管怎样,continue 至 运作 在 这个
模式. 典型地 一个 外部 事件或者 rtc activity 将 wake 向上
这 处理器. 当 在 这 sleep 模式, assertion 的 wakeup 将
导致 这 处理器 至 sense 这 值 的 这 绕过 位 在 这
pll 控制 寄存器 (pll_ctl). 如果 绕过 是 无能, 这
处理器 将 转变 至 the 全部 在 模式. 如果 绕过 是
使能, 这 处理器 将 转变 至 这 起作用的 模式.
当 在 这 睡眠 模式, 系统dma 进入 至 l1 记忆 是
不 supported.
深的 睡眠 运行 mode—maximum 动态 电源
Savings
这 深的 睡眠 模式 maximizes 动态 电源 savings 用
disabling 这 clocks 至 这 processor 核心 (cclk) 和 至 所有 syn-
chronous peripherals (sclk). 作ynchronous peripherals, 此类
表格 4. 电源 settings
模式 PLL PLL
绕过
核心
时钟
(cclk)
系统
时钟
(sclk)
核心
电源
全部 在 使能 非 使能 使能 在
起作用的 使能/
无能
Yes 使能 使能 在
睡眠 使能 无能 使能 在
深的 睡眠 无能 无能 无能 在
Hibernate 无能 无能 无能 止
: 点此下载
