adsp-bf561初步的 技术的 数据
rev. prc | 页 11 的 52 | april 2004
全部 地方 模式
在 这个 模式, 这 全部 新当选的bitstream 是 读 在 通过
这 ppi. 这个 包含 起作用的 video, 控制 preamble sequences,
和 ancillary 数据 那 将 是 embedded 在 horizontal 和 ver-
tical blanking 间隔.
though 不 explicitly supported, itu,-656 输出 符合实际
能 是 达到 用 设置 向上 这 全部 框架 结构 (includ-
ing 起作用的 video, blanking 和 控制 信息) 在 记忆
和 streaming 这 数据 输出 的 这 ppi 在 一个 框架 同步-较少 模式.
这 处理器’s 2d dma 特性facilitate 这个 转移 用
准许 这 静态的 框架 缓存区(blanking 和 控制 代号) 至
是 放置 在 记忆 once, 和 simply updating 这 起作用的 video
信息 在 每-框架 基准.
这些 模式 支持 模数转换器/dac 连接, 作 好 作 video
交流 和 硬件 signaling. 许多 的 这 模式
支持 更多 比 一个 水平的 的框架 同步. 如果
desired, 一个 可编程序的 延迟能 是 inserted 在 asser-
tion 的 一个 框架 同步 和 reception/传递 的 数据.
动态 电源 管理
这 adsp-bf561 提供 四运行 模式, 各自 和 一个
不同的 效能/电源 profile. 在 增加, 动态
电源 管理 提供 这 控制 功能 至 dynami-
cally 改变 这 处理器 核心 供应 电压, 更远 减少
电源 消耗. 控制 的 clocking 至 各自 的 这 adsp-
bf561 peripherals 也 减少s 电源 消耗量. 看表格 3
为 一个 summary 的 这 电源 settings 为 各自 模式.
全部-在 运行 模式 – 最大 效能
在 这 全部-在 模式, 这 pll 是 使能 和 是 不 绕过,
供应 能力 为 最大 运算的 频率. 这个
是 这 default 执行 状态在 这个 最大 效能
能 是 达到. 这 处理器 cores 和 所有 使能 peripherals
run 在 全部 速.
起作用的 运行 模式 – moderate 电源 savings
在 这 起作用的 模式, 这 pll 是 使能 但是 绕过. 因为
这 pll 是 绕过, 这 processor’s 核心 时钟 (cclk) 和 sys-
tem 时钟 (sclk) run 在 这 输入 时钟 (clkin) 频率. 在
这个 模式, 这 clkin 至 cclk 乘法器 比率 能 是 changed,
虽然 这 改变 是 不 认识到 直到 这 全部-在 模式 是
entered. dma 进入 是 有 至 appropriately 配置 l1
memories.
在 这 起作用的 模式, 它 是 可能 至 使不能运转 这 pll 通过 这
pll 控制 寄存器 (pll_ctl). 如果 无能, 这 pll 必须 是
re-使能 在之前 transitioning至 这 全部-在 或者 睡眠 模式.
hibernate 运行 mode—maximum 静态的 电源
Savings
这 hibernate 模式 maximizes静态的 电源 savings 用 dis-
abling 这 电压 和 clocks 至这 处理器 核心 (cclk) 和
至 所有 这 同步的 附带的s (sclk). 这 内部的 电压
调整器 为 这 处理器 能 是shut 止 用 writing b#00 至 这
freq 位 的 这 vr_ctl 寄存器. 这个 使不能运转 两个都 cclk
和 sclk. 此外, 它 sets这 内部的 电源 供应 volt-
age (v
DDINT
) 至 0 v 至 提供 这 最低 静态的 电源
消耗. 任何 核心的 信息 贮存 内部 (记忆
内容, 寄存器 内容, 等.)必须 是 写 至 一个 非-vola-
tile 存储 设备 较早的 至 removing 电源 如果 这 处理器 状态
是 至 是 preserved. 自从 v
DDEXT
是 安静的 有提供的 在 这个 模式, 所有
的 这 外部 管脚 触发-状态, 除非 否则 指定. 这个
准许 其它 设备 那 将 是连接 至 这 处理器 至
有 电源 安静的 应用 没有 绘画 unwanted 电流.
这 内部的 供应 调整器 能 是 woken 向上 用 asserting 这
重置
管脚.
睡眠 运行 mode—high 动态 电源 savings
这 睡眠 模式 减少 电源消耗 用disabling 这
时钟 至 这 处理器 核心 (cclk). 这 pll 和 系统 时钟
(sclk), 不管怎样, continue 至 运作 在 这个 模式. 典型地 一个
外部 事件 将 wake 向上 这处理器. 当 在 这 睡眠
模式, assertion 的 wakeup 将 ca使用 这 处理器 至 sense 这
值 的 这 绕过 位 在 这 pll 控制 寄存器 (pll_ctl).
当 在 这 睡眠 模式, 系统dma 进入 至 l1 记忆 是
不 supported.
深的 睡眠 运行 mode—maximum 动态 电源
Savings
这 深的 睡眠 模式 maximizes 电源 savings 用 disabling 这
clocks 至 这 处理器 cores(cclk) 和 至 所有 同步的
peripherals (sclk). 异步的peripherals 将 不 是 能
至 进入 内部的 resources 或者外部 记忆. 这个 powered-
向下 模式 能 仅有的 是 exited 用 assertion 的 这 重置 中断
(重置
). 如果 绕过 是 无能, 这处理器 将 转变 至
这 全部 在 模式. 如果 绕过 是 enabled, 这 处理器 将 tran-
sition 至 这 起作用的 模式.
电源 savings
作 显示 在表格 4, 这 adsp-bf561 支持 二 不同的
电源 domains. 这 使用 的 多样的 电源 domains maximizes
flexibility, 当 维持 遵从 和 工业 stan-
dards 和 conventions. 用 isolating 这 内部的 逻辑 的 这
adsp-bf561 在 它的 自己的 电源 domain, 独立的 从 这 i/o,
表格 3. 电源 settings
模式 PLL PLL
绕过
核心
时钟
(cclk)
系统
时钟
(sclk)
核心
电源
全部 在 使能 非 使能 使能 在
起作用的 使能/
无能
Yes 使能 使能 在
睡眠 使能 – 无能 使能 在
深的 睡眠 无能 – 无能 无能 在
Hibernate 无能 – 无能 无能 止
表格 3. 电源 settings (持续)
模式 PLL PLL
绕过
核心
时钟
(cclk)
系统
时钟
(sclk)
核心
电源
: 点此下载
