rev. prc | 页 12 的 52 | april 2004
adsp-bf561 初步的 技术的 数据
这 处理器 能 引领 有利因素 的 动态 电源 manage-
ment, 没有 影响 这 i/o 设备. 那里 是 非
sequencing (所需的)东西 为这 各种各样的 电源 domains.
这 电源 dissipated 用 一个 processor 是 largely 一个 函数 的 这
时钟 频率 的 这 处理器 和 这 正方形的 的 这 运行
电压. 为 例子, 减少 这 时钟 频率 用 25%
结果 在 一个 25% 减少 在 动态 电源 消耗, 当
减少 这 电压 用 25% 减少 动态 电源 消耗
用 更多 比 40%. 更远, these 电源 savings 是 additive, 在
那 如果 这 时钟 频率 和 供应 电压 是 两个都 减少,
这 电源 savings 能 是 dramatic.
这 动态 电源 管理特性 的 这 adsp-bf561
准许 两个都 这 处理器’s 输入 电压 (v
DDINT
) 和 时钟
频率 (f
CCLK
) 至 是 dynamically 控制.
这 savings 在 电源 消耗 能 是 modeled 使用 这
电源 savings 因素 和 % 电源 savings calculations.
这 电源 savings 因素 是 计算 作:
在哪里 这 变量 在这 equations 是:
•f
CCLKNOM
是 这 名义上的 核心 时钟 频率
•f
CCLKRED
是 这 减少 核心 时钟 频率
•V
DDINTNOM
是 这 名义上的 内部的 供应 电压
•V
DDINTRED
是 这 减少 内部的 供应 电压
•T
NOM
是 这 持续时间 运动 在 f
CCLKNOM
•T
RED
是 这 持续时间 运动 在 f
CCLKRED
这 百分比 电源 savings 是 计算 作:
电压 规章制度
这 adsp-bf561 处理器 提供一个 在-碎片 电压 regula-
tor 那 能 发生 处理器核心 电压 水平 0.85v(-5% /
+10%) 至 1.2v(-5% / +10%) 从 一个 外部 2.25 v 至 3.6 V
供应.图示 4显示 这 典型 外部 组件
必需的 至 完全 这 power 管理 系统. 这 regu-
lator 控制 这 内部的逻辑 电压 水平 和 是
可编程序的 和 这 voltage 调整器 控制 寄存器
(vr_ctl) 在 increments 的 50 mv. 至 减少 备用物品 电源
消耗量, 这 内部的 voltage 调整器 能 是 编写程序
至 除去 电源 至 这 processor 核心 当 keeping i/o 电源
(v
DDEXT
) 有提供的. 当 在 hibernation, v
DDEXT
能 安静的 是
应用, eliminating 这 需要 为 外部 缓存区. 这 电压
调整器 能 是 使活动 从这个 powerdown 状态 用 assert-
ing 重置
, 这个 将 然后 initiate 一个 激励 sequence. 这
调整器 能 也 是 无能 和 绕过 在 这 用户’s
discretion.
表格 4. adsp-bf561 电源 domains
电源 domain vdd 范围
所有 内部的 逻辑 V
DDINT
i/o V
DDEXT
图示 4. 电压 调整器 电路
电源 savings 因素
f
CCLKRED
f
CCLKNOM
---------------------
V
DDINTRED
V
DDINTNOM
--------------------------
⎝⎠
⎛⎞
2
×
T
RED
T
NOM
-------------
⎝
⎛
×
⎠
⎞
=
% 电源 savings
1
电源 savings 因素
–
()
100%
×
=
: 点此下载
