adsp-bf561初步的 技术的 数据
rev. prc | 页 3 的 52 | april 2004
一般 描述
这 adsp-bf561 处理器 是 一个 高-效能 成员 的
这 blackfin 家族 的 产品targeting 一个 多样性 的 多媒体
和 telecommunications 产品. 在 这 heart 的 这个 设备
是 二 独立 相似物 设备 blackfin processors. 这些
blackfin processors 联合的 一个 双-mac 状态-的-这-艺术 信号
处理 engine, 这 有利因素的 一个 clean, orthogonal risc-
像 微处理器 操作指南 set, 和 单独的-操作指南, mul-
tiple-数据 (simd) 多媒体能力 在 一个 单独的
操作指南-设置 architecture. the adsp-bf561 设备 integrates
一个 一般 目的 设置 的 数字的imaging peripherals creating 一个
完全 系统 在-碎片 解决方案为 数字的 imaging 和 multi-
媒介 产品.
这 adsp-bf561 处理器 has 328 kbytes 的 在-碎片 mem-
ory. 各自 blackfin 核心 包含:
• 16k 字节 的 操作指南 sram/cache
• 16k 字节 的 操作指南 sram
• 32k 字节 的 数据 sram/cache
• 32k 字节 的 数据 sram
• 4k 字节 的 scratchpad sram
额外的 在-碎片 memory peripherals 包含:
• 128 kbytes 的 低 latency 在-碎片 sram
• 四 频道 内部的 记忆 dma 控制
• 外部 记忆 控制和 glueless 支持 为
sdram, sram, 和 flash
POR表格 低-电源 architecture
blackfin processors 提供world-类 电源 管理
和 效能 为 embedded 信号 处理 产品.
blackfin processors 是 设计在 一个 低 电源 和 低 电压
设计 methodology 和 特性 动态 电源 管理.
动态 电源 管理 是 这 能力 至 相异 两个都 这 volt-
age 和 频率 的 运作 至significantly lower 这 整体的
电源 消耗. 这个 translates 在 一个 exponential 减少
在 电源 消耗 供应 longer 电池 生命 至 可携带的
产品.
blackfin 处理器 核心
作 显示 在图示 2, 各自 blackfin 核心 包含 二 multi-
plier/accumulators (macs), 二 40-位 alus, 四 video alus,
和 一个 单独的 shifter. 这 computational 单位 处理 8-位, 16-
位, 或者 32-位 数据 从 这 寄存器 文件.
图示 2. blackfin 处理器 核心
SP
SE QUENCER
ALIGN
DECODE
循环 缓存区
DAG0 DAG1
16
16
88 8 8
40 40
A0 A1
BARREL
SHIFTER
数据 ARITHMETIC 单位
控制
单位
地址 ARITHMETIC 单位
FP
P5
P4
P3
P2
P1
P0
R7
R6
R5
R4
R3
R2
R1
R0
I3
I2
I1
I0
L3
L2
L1
L0
B3
B2
B1
B0
M3
M2
M1
M0
: 点此下载
