连接 图解
管脚 分派
为 DIP SOIC 和 Flatpak
TLF9567–2
管脚 分派
为 LCC
TLF9567–3
函数的 描述
这 ’F574 组成 的 第八 边缘-triggered flip-flops 和 在-
dividual d-类型 输入 和 触发-状态 真实 outputs 这
缓冲 时钟 和 缓冲 输出 使能 是 一般 至
所有 flip-flops 这 第八 flip-flops 将 store 这 状态 的 它们的
单独的 D 输入 那 满足 这 建制 和 支撑 时间 re-
quirements 在 这 低-至-高 时钟 (cp) transition 和
这 输出 使能 (oe
) LOW 这 内容 的 这 第八 flip-
flops 是 有 在 这 outputs 当 OE
是 HIGH 这
输出 go 至 这 高 阻抗 state 运作 的 这
OE
输入 做 不 影响 这 状态 的 这 flip-flops
函数 表格
输入 内部的 输出
函数
OE CP D Q O
H H L NC Z 支撑
H H H NC Z 支撑
H
L
L L Z 加载
H
L
H H Z 加载
L
L
L L L 数据 有
L
L
H H H 数据 有
L H L NC NC 非 改变 在 数据
L H H NC NC 非 改变 在 数据
H
e
高 电压 水平的
L
e
低 电压 水平的
X
e
不重要
Z
e
高 阻抗
L
e
低-至-高 转变
NC
e
非 改变
逻辑 图解
TLF9567–5
请 便条 那 这个 图解 是 提供 仅有的 为 这 understanding 的 逻辑 行动 和 应当 不 是 使用 至 估计 传播 delays
2