1999 微芯 技术 公司
初步的
ds30569a-页 7
pic16f870/871
表格 1-1: pic16f870 引脚 描述
管脚 名字
插件
Pin#
SOIC
Pin#
i/o/p
Type
缓存区
Type
描述
osc1/clkin 9 9 I
st/cmos
(3)
振荡器 结晶 输入/外部 时钟 源 输入.
osc2/clkout 10 10 O
— 振荡器 结晶 输出. connects 至 结晶 或者 共振器 在 结晶
振荡器 模式. 在 rc 模式, 这 osc2 管脚 输出 clkout
这个 有 1/4 这 频率 的 osc1, 和 denotes 这 操作指南
循环 比率.
MCLR
/v
PP
/thv 1 1 i/p ST 主控 clear (重置) 输入 或者 程序编制 电压 输入 或者 高
电压 测试 模式 控制. 这个 管脚 是 一个 起作用的 低 重置 至 这
设备.
porta 是 一个 bi-directional i/o 端口.
ra0/an0 2 2 i/o TTL ra0 能 也 是 相似物 input0
ra1/an1 3 3 i/o TTL ra1 能 也 是 相似物 input1
ra2/an2/v
REF
- 4 4 i/o TTL ra2 能 也 是 相似物 input2 或者 负的 相似物 涉及
电压
ra3/an3/v
REF
+ 5 5 i/o TTL ra3 能 也 是 相似物 input3 或者 积极的 相似物 涉及
电压
ra4/t0cki 6 6 i/o ST ra4 能 也 是 这 时钟 输入 至 这 timer0 单元. 输出
是 打开 流 类型.
ra5/an4 7 7 i/o TTL ra5 能 也 是 相似物 input4
portb 是 一个 bi-directional i/o 端口. portb 能 是 软件
编写程序 为 内部的 弱 拉-向上 在 所有 输入.
rb0/int 21 21 i/o
ttl/st
(1)
rb0 能 也 是 这 外部 中断 管脚.
RB1 22 22 i/o TTL
RB2 23 23 i/o TTL
rb3/pgm 24 24 i/o
ttl/st
(1)
rb3 能 也 是 这 低 电压 程序编制 输入
RB4 25 25 i/o TTL 中断 在 改变 管脚.
RB5 26 26 i/o TTL 中断 在 改变 管脚.
rb6/pgc 27 27 i/o
ttl/st
(2)
中断 在 改变 管脚 或者 在-电路 debugger 管脚. 串行
程序编制 时钟.
rb7/pgd 28 28 i/o
ttl/st
(2)
中断 在 改变 管脚 或者 在-电路 debugger 管脚. 串行
程序编制 数据.
portc 是 一个 bi-directional i/o 端口.
rc0/t1oso/t1cki 11 11 i/o ST rc0 能 也 是 这 timer1 振荡器 输出 或者 timer1 时钟
输入.
rc1/t1osi 12 12 i/o ST rc1 能 也 是 这 timer1 振荡器 输入
rc2/ccp1 13 13 i/o ST rc2 能 也 是 这 capture1 输入/compare1 输出/pwm1
输出.
RC3 14 14 i/o ST
RC4 15 15 i/o ST
RC5 16 16 i/o ST
rc6/tx/ck 17 17 i/o ST rc6 能 也 是 这 通用同步/异步串行接收/发送器 异步的 transmit 或者
同步的 时钟.
rc7/rx/dt 18 18 i/o ST rc7 能 也 是 这 通用同步/异步串行接收/发送器 异步的 receive 或者
同步的 数据.
V
SS
8, 19 8, 19 P — 地面 涉及 为 逻辑 和 i/o 管脚.
V
DD
20 20 P — 积极的 供应 为 逻辑 和 i/o 管脚.
legend: i = 输入 o = 输出 i/o = 输入/输出 p = 电源
— = 不 使用 ttl = ttl 输入 st = 施密特 触发 输入
便条 1:
这个 缓存区 是 一个 施密特 触发 输入 当 配置 作 这 外部 中断 或者 lvp 模式.
2:
这个 缓存区 是 一个 施密特 触发 输入 当 使用 在 串行 程序编制 模式.
3:
这个 缓存区 是 一个 施密特 触发 输入 当 配置 在 rc 振荡器 模式 和 一个 cmos 输入 否则.
: 点此下载
