产品 规格 FAN5236
10
rev. 1.1.7 4/4/03
图示 8. 噪音-敏感 在-阶段 运作 为 ddr2
这些 问题 是 nicely solved 用 delaying 这 2
nd
con-
verter’s 时钟 用 90° 作 显示 在 图示 9. 在 这个 方法, 所有
切换 transitions 在 一个 转换器 引领 放置 far away
从 这 decision 点 的 这 其它 转换器.
图示 9. 最优的 90° phasing 为 ddr2
initialization 和 软 开始
假设 en 是 高, fan5236 是 initialized 当 vcc
超过 这 rising uvlo 门槛. 应当 vcc 漏出
在下 这 uvlo 门槛, 一个 内部的 电源-在 重置
函数 使不能运转 这 碎片.
这 电压 在 这 积极的 输入 的 这 错误 amplifier 是 lim-
ited 用 这 电压 在 这 ss 管脚 这个 是 charged 和 一个 5
µ
一个
电流 源. once c
SS
有 charged 至 vref (0.9v) 这
输出 电压 将 是 在 规章制度. 这 时间 它 takes ss 至
reach 0.9v 是:
在哪里 t
0.9
是 在 秒 如果 c
SS
是 在
µ
f.
当 ss reaches 1.5v, 这 电源 好的 输出 是 使能
和 hysteretic 模式 是 允许. 这 转换器 是 强迫 在
pwm 模式 在 软 开始.
运作 模式 控制
这 模式-控制 电路 改变 这 转换器’s 模式 的
运作 从 pwm 至 hysteretic 和 visa 对抗, 为基础 在
这 电压 极性 的 这 sw node 当 这 更小的 mos-
场效应晶体管 是 组织 和 just 在之前 这 upper 场效应晶体管 转变
在. 为 持续的 inductor 电流, 这 sw node 是 负的
当 这 更小的 场效应晶体管 是 组织 和 这 转换器
运作 在 fixed-频率 pwm 模式 作 显示 在 图示
10. 这个 模式 的 运作 achieves 高 efficiency 在 nomi-
nal 加载. 当 这 加载 电流 减少 至 这 要点 在哪里
这 inductor 电流 flows 通过 这 更小的 场效应晶体管 在 这
‘reverse’ 方向, 这 sw node 变为 积极的, 和 这
模式 是 changed 至 hysteretic, 这个 achieves 高等级的 effi-
ciency 在 低 电流 用 减少 这 有效的 切换
频率.
至阻止 意外的 模式 改变 或者 "模式 chatter" 这
转变 从 pwm 至 hysteretic 模式 occurs 当 这
sw node 是 积极的 为 第八 consecutive 时钟 循环 (看
图示 10). 这 极性 的 这 sw node 是 抽样 在 这
终止 的 这 更小的 场效应晶体管’s 传导 时间. 在 这 transi-
tion 在 pwm 和 hysteretic 模式 两个都 这 upper 和
更小的 mosfets 是 转变 止. 这 阶段 node 将 ‘ring’
为基础 在 这 输出 inductor 和 这 parasitic 电容 在
这 阶段 node 和 settle 输出 在 这 值 的 这 输出 volt-
age.
这 boundary 值 的 inductor 电流, 在哪里 电流
变为 discontinuous, 能 是 estimated 用 这 下列的
expression.
VDDQ
VTT
CL
K
VDDQ
VTT
CL
K
T
0.9
0.9 C
SS
×
5
-----------------------=
(1)
I
加载 DIS
()
V
在
V
输出
–
()
V
输出
2F
SW
L
输出
V
在
--------------------------------------------------=
(2)
图示 10. transitioning 在 pwm 和 hysteretic 模式
pwm modehysteretic 模式
hysteretic modepwm 模式
12345678
V
核心
I
L
0
V
核心
I
L
0
1 23 4 56 7 8
: 点此下载
