1996 微芯 技术 公司
初步的
ds21163b-页 9
24C32A
7.0 管脚 描述
7.1 a0, a1, a2 碎片 地址 输入
这 a0..a2 输入 是 使用 用 这 24c32a 为 多样的
设备 运作 和 遵从 至 这 2-线 总线 stan-
dard. 这 水平 应用 至 这些 管脚 define 这
地址 块 occupied 用 这 设备 在 这 地址
编排. 一个 particular 设备 是 选择 用 transmitting 这
相应的 位 (a2, a1, a0) 在 这 控制 字节
(图示 3-3).
7.2 SD一个 串行 地址/数据 输入/输出
这个 是 一个 bi-directional 管脚 使用 至 转移 地址
和 数据 在 和 数据 输出 的 这 设备. 它 是 一个 打开
流 终端, 因此 这 sda 总线 需要 一个 pullup
电阻 至 v
CC
(典型 10k
Ω
为 100 khz, 1k
Ω
为 400
khz)
为 正常的 数据 转移 sda 是 允许 至 改变 仅有的
在 scl 低. 改变 在 scl 高 是
保留 为 表明 这 开始 和 停止 condi-
tions.
7.3 scl 串行 时钟
这个 输入 是 使用 至 同步 这 数据 转移 从
和 至 这 设备.
7.4 WP
这个 管脚 必须 是 连接 至 也 v
SS
或者 v
CC
.
如果 系 至 v
SS
, 正常的 记忆 运作 是 使能
(读/写 这 全部 记忆 000-fff).
如果 系 至 v
CC
, 写 行动 是 inhibited. 这
全部 记忆 将 是 写-保护. 读 行动
是 不 影响.
8.0 噪音 保护
这 scl 和 sda 输入 有 filter 电路 这个 sup-
press 噪音 尖刺 至 确保 恰当的 设备 运作
甚至 在 一个 嘈杂的 总线. 所有 i/o 线条 包含 施密特
triggers 为 400 khz (快 模式) 兼容性.
9.0 电源 管理
这个 设计 包含 一个 电源 备用物品 模式 当
这 设备 是 不 在 使用 和 automatically powers 止
之后 这 正常的 末端 的 任何 运作 当 一个
停止 位 是 received 和 所有 内部的 功能 是 com-
plete. 这个 包含 任何 错误 情况, i.e., 不 receiv-
ing 一个 acknowledge 或者 停止 情况 每 这 二-线
总线 规格. 这 设备 也 包含 v
DD
监控 电路系统 至 阻止 inadvertent 写 (数据 cor-
ruption) 在 低-电压 情况. 这 v
DD
监控
电路系统 是 powered 止 当 这 设备 是 在 备用物品
模式 在 顺序 至 更远 减少 电源 消耗量.
: 点此下载
