3
整体的
电路
系统, 公司
ICS9DB108
0723d—01/08/04
管脚 描述 (持续)
管脚 # 管脚 名字 管脚 类型 描述
25 地 PWR 地面
p在.
26 PD# 在
异步的 起作用的 低 输入 管脚 使用 至 电源 向下 这
设备. 这 内部的 clocks是 无能 和 这 vco 和 这
cr
ystal 是 stopped.
27 src_stop# 在 起作用的 低 在
put 至 stopdiff 输出puts.
28 高_bw# PWR
3.3v 输入 为 selecting pll 带宽 宽度
0 = hi
gh, 1= 低
29 dif_4# 输出 0.7v 差别的 com
plement 时钟 输出puts
30 dif_4 输出 0.7v 差别的 真实 时钟 输出
puts
31 VDD PWR 电源 su
pply, 名义上的 3.3v
32 地 PWR 地面
p在.
33 dif_5# 输出 0.7v 差别的 com
plement 时钟 输出puts
34 dif_5 输出 0.7v 差别的 真实 时钟 输出
puts
35 oe_5 在
起作用的 高 输入 为 enabling 输出.
0 = 触发-状态 输出
puts, 1= 使能 输出puts
36 oe_6 在
起作用的 高 输入 为 enabling 输出.
0 = 触发-状态 输出
puts, 1= 使能 输出puts
37 dif_6# 输出 0.7v 差别的 com
plement 时钟 输出puts
38 dif_6 输出 0.7v 差别的 真实 时钟 输出
puts
39 VDD PWR 电源 su
pply, 名义上的 3.3v
40 地 PWR 地面
p在.
41 dif_7# 输出 0.7v 差别的 com
plement 时钟 输出puts
42 dif_7 输出 0.7v 差别的 真实 时钟 输出
puts
43 oe_4 在
起作用的 高 输入 为 enabling 输出.
0 = 触发-状态 输出
puts, 1= 使能 输出puts
44 oe_7 在
起作用的 高 输入 为 enabling 输出.
0 = 触发-状态 输出
puts, 1= 使能 输出puts
45 锁 输出
3.3v 输出 表明 pll 锁 状态. 这个 管脚 变得 高 当
锁 是 达到.
46 IREF 在
这个 管脚 establishes 这 涉及 电流 为 这 差别的
电流-模式 输出 pairs. 这个 管脚 需要 一个 fixed 精确
电阻 系 至 地面 在 顺序 至 establish 这 适合的
电流. 475 ohms 是 这 标准 值.
47 GNDA PWR 地面
p在 为 这 pll 核心.
48 VDDA PWR 3.3v 电源 为 这 pll 核心.
: 点此下载
