Ramtron FM18L08
23March2001 3/11
Overview
这 fm18l08 是 一个 bytewide fram logically
有组织的 作 32,768 x 8. 它 是 accessed 使用 一个
工业 标准 并行的 接口. 这 fm18l08 是
本质上 nonvolatile 通过 它的 唯一的 ferroelectric
process. 所有 数据 写 至 这 部分 是 立即
nonvolatile 和 非 延迟. 函数的 运作 的 这
fram 记忆 是 类似的 至 sram 类型 设备. 这
主要的 运行 区别 在 这 fm18l08 和
一个 sram (besides nonvolatile 存储) 是 那 这
Fm18l08 latches 这 地址 在 这 下落 边缘 的
/ce.
记忆 运作
用户 进入 32,768 记忆 locations 各自 和 8
数据 位 通过 一个 并行的 接口. 这 进入 和
循环 时间 是 这 一样 为 读 和 写 记忆
行动. 写 出现 immediately 在 这 终止 的 这
进入 和 非 延迟. 不像 一个 可擦可编程只读存储器, 它 是 不
需要 至 poll 这 设备 为 一个 准备好 情况
自从 写 出现 在 总线 速. 一个 前-承担
运作, 在哪里 /ce 变得 inactive, 是 一个 部分 的 每
记忆 循环. 因此 不像 s内存, 这 进入 和
循环 时间 是 不 equal.
便条 那 这 fm18l08 包含 一个 限制 低 电压
写 保护 电路. 这个 将 阻止 进入 当
vdd 是 更 更小的 比 这 指定 运行
范围. 它 是 安静的 这 用户’s 责任 至 ensure 那
vdd 是 在里面 数据 薄板 容忍 至 阻止
incorrect 运作.
这 fm18l08 是 设计 至 运作 在 一个 manner 非常
类似的 至 其它 bytewide 记忆 产品. 为 用户
familiar 和 sram, 这 效能 是 comparable
但是 这 bytewide interface 运作 在 一个 slightly
不同的 manner 作 描述 在下. 为 用户
familiar 和 可擦可编程只读存储器, 这 obvious differences 结果
从 这 高等级的 写 效能 的 fram
技术 包含 nodelay 写 和 从
unlimited 写 忍耐力.
读 operation
一个 读 运作 begins 在 这 下落 边缘 的 /ce. 在
这个 时间, 这 地址 位 是 latched 和 一个 记忆
循环 是 initiated. once started, 一个 全部 记忆 循环
必须 是 完成 内部 regardless 的 这 状态 的
/ce. 数据 变为 有 在 这 b美国 之后 这
进入 时间 有 被 satisfied.
之后 这 地址 有 被 latched, 这 地址 值
将 是 changed 在之上 satisfying 这 支撑 时间
参数. 不像 一个 sram, changing 地址 值
将 有 非 效应 在 这 记忆 运作 之后 这
address 是 latched.
这 fm18l08 将 驱动 这 数据 总线 当 /oe 是
asserted 至 一个 低 状态. 如果 /oe 是 asserted 之后 这
记忆 进入 时间 有 被 satisfied, 这 数据 总线
将 是 驱动 和 有效的 数据. 如果 /oe 是 asserted 较早的
至 completion 的 这 记忆进入, 这 数据 总线 将
是 驱动 当 有效的 数据 是 有. 这个 特性
降低 供应 电流 在 这 系统 用 eliminating
过往旅客 预定的 至 invalid 数据. 当 /oe 是 inactive
这 数据 总线 将 仍然是 触发-陈述.
写 运作
写 运作s 需要 这 一样 时间 作 读. 这
fm18l08 支持 两个都 /ce-和 /我们-控制
写 循环. 在 所有 具体情况, 这 地址 是 latched 在 这
下落 边缘 的 /ce.
在 一个 /ce-控制 写, 这 /我们 信号 是 asserted
较早的 至 beginning 这 记忆 循环. that 是, /我们 是
低 当 /ce falls. 在 这个 情况, 这 设备 begins 这
记忆 循环 作 一个 写. 这 fm18l08 将 不 驱动
这 数据 总线 regardless 的 这 状态 的 /oe.
在 一个 /我们-控制 写, 这 记忆 循环 begins
在 这 下落 边缘 的 /ce. 这 /we 信号 falls 之后
这 下落 边缘 的 /ce. 因此, 这 记忆 循环
begins 作 一个 读. 这 数据 总线 将 是 驱动
符合 至 这 状态 的 /oe 直到 /我们 falls. 这
定时 的 两个都 /ce-和 /我们-控制 写 循环 是
显示 在 这 电的 specifications.
写 进入 至 这 排列 begins asynchronously
之后 这 记忆 循环 是 initiated. 这 写 进入
terminates 在 这 rising 边缘 的 /我们 或者 /ce,
whichever 是 第一. 数据 设置-向上 时间, 作 显示 在 这
电的 规格, indicates 这 在terval 在
这个 数据 不能 改变 较早的 至 这 终止 的 这 写
进入.
不像 其它 truly nonvolatile 记忆 科技,
那里 是 非 写 延迟 和 fram. 自从 这 读 和
写 进入 时间 的 这 underlying 记忆 是 这
一样, 这 用户 experiences 非 延迟 通过 这 总线.
这 全部 记忆 运作 occurs 在 一个 单独的 总线
循环. 因此, 任何 运作 包含 读 或者 写
能 出现 立即 下列的 一个 写. 数据 polling,
一个 技巧 使用 和 eeproms 至 决定 如果 一个
写 是 complete, 是 unnecessary.
前-承担 运作
这 前-承担 运作 是 一个 内部的 情况
在哪里 这 状态 的 这 记忆 是 准备好 为 一个 新
: 点此下载
