5
www.fairchildsemi.com
fm24c256 rev. b.3
fm24c256 256 kbit 2-线 总线 接口 串行 可擦可编程只读存储器 和 写 保护
交流 情况 的 测试
输入 脉冲波 水平 V
CC
x 0.1 至 v
CC
x 0.9
输入 上升 和 下降 时间 10 ns
输入 &放大; 输出 定时 水平 V
CC
x 0.5
输出 加载 1 ttl 门 和 c
L
= 100 pf
读 和 写 循环 限制 (标准 和 低 v
CC
范围 - 2.7v-5.5v)
标识 参数 100 khz 400 khz 单位
最小值 最大值 最小值 最大值
f
SCL
scl 时钟 频率 100 400 kHz
T
I
噪音 抑制 时间 常量 在
scl, sda 输入 (最小 v
在
100 50 ns
脉冲波 宽度)
t
AA
scl 低 至 sda 数据 输出 有效的 0.3 3.5 0.3 1.2
µ
s
t
BUF
时间 这 总线 必须 是 自由 在之前 4.7 1.3
µ
s
一个 新 传递 能 开始
t
hd:sta
开始 情况 支撑 时间 4.0 0.6
µ
s
t
低
时钟 低 时期 4.7 1.5
µ
s
t
高
时钟 高 时期 4.0 0.6
µ
s
t
su:sta
开始 情况 建制 时间 4.7 0.6
µ
s
(为 一个 重复的 开始 情况)
t
hd:dat
数据 在 支撑 时间 0 0
µ
s
t
su:dat
数据 在 建制 时间 250 100 ns
t
R
sda 和 scl 上升 时间 1 0.3
µ
s
t
F
sda 和 scl 下降 时间 300 300 ns
t
su:sto
停止 情况 建制 时间 4.7 0.6
µ
s
t
DH
数据 输出 支撑 时间 100 100 ns
t
WR
写 循环 时间 6 6 ms
(便条 2)
便条 2
: 这 写 循环 时间 (t
WR
) 是 这 时间 从 一个 有效的 停止 情况 的 一个 写 sequence 至 这 终止 的 这 内部的 擦掉/程序 循环. 在 这 写 循环, 这
fm24c256 总线 接口 电路 是 无能, sda 是 允许 至 仍然是 高 每 这 总线-水平的 拉-向上 电阻, 和 这 设备 做 不 respond 至 它的 从动装置 地址