Ramtron FM24CL64
9将2001 2/2
图示 1. fm24cl64 块 图解
地址
获得
`
2,048 x 32
fram 排列
数据 获得
8
SDA
计数器
串行 至 并行的
转换器
控制 逻辑
SCL
WP
a0-a2
管脚 描述
管脚 名字 管脚 号码 i/o 管脚 description
A0-A2 1-3 I 地址0-2. 这些 管脚 是 使用 至 选择 一个 的 向上 至 8 设备 的 这
一样 类型 在 这 一样 二-线 总线. 至 选择 这 设备, 这 地址
值 在 这 三 管脚 必须 相一致 这 相应的 位 包含 在
这 设备 地址. 这 增加ress 管脚 是 牵引的 向下 内部.
VSS 4 I 地面
SDA 5 i/o 串行 数据 地址. 这个 是 一个 bi-directional 线条 为 这 二-线
接口. 它 是 打开-流 和 是 将 至 是 线-ored 和 其它
设备 在 这 二-线 总线. 这 输入 缓存区 incorporates 一个 施密特
触发 为 噪音 免除 和 这 输出 驱动器 包含 斜度 控制
为 下落 edges. 一个 拉-向上 电阻 是 必需的.
SCL 6 I 串行 时钟. 这 串行 时钟 线条 为 这 二-线 接口. 数据 是
clocked 输出 的 这 部分 在 这 下降ing 边缘, 和 在 在 这 rising 边缘. 这
scl 输入 也 包含 一个 schmit 触发 输入 为 噪音 免除.
WP 7 I 写 保护. 当 系 至 vdd, 地址 在 这 全部 记忆 编排
将 是 写-保护. 当 wp 是 连接 至 地面, 所有 地址es
将 是 写. 这个 管脚 是 牵引的 向下 内部.
VDD 8 I 供应 电压 2.7v 至 3.6v.
: 点此下载
