Ramtron FM24CL64
9将2001 3/3
Overview
这 fm24cl64 是 一个 串行 fram 记忆. 这
记忆 排列 是 logically 有组织的 作 一个 8,192 x 8 位
记忆 排列 和 是 accessed 使用 一个 工业
standard 二-线 接口. 函数的 运作 的
这 fram 是 类似的 至 串行 eeproms. 这 主要的
区别 在 这 fm24cl64 和 一个 串行
可擦可编程只读存储器 和 这 一样 管脚-输出 relates 至 它的
更好的 写 效能.
记忆 architecture
当 accessing 这 fm24cl64, 这 用户 地址
8,192 locations 各自 和 8 数据 位. 这些 数据 位
是 shifted serially. 这 8,192 地址 是 accessed
使用 这 二-线 协议, 这个 包含 一个 从动装置
地址 (至 distinguish 其它 非-记忆 设备),
和 一个 扩展16-位 地址. 仅有的 这 更小的 13
位 是 使用 用 这 解码器 为 accessing 这
记忆. 这 upper 三 地址 位 应当 是 设置
至 0 为 兼容性 和 大 设备 在 这
future.
这 进入 时间 为 记忆 运作 是 essentially
零 在之外the 时间 需要 为 这 串行 协议.
那 是, 这 记忆 是 读 或者 写 在 这 速 的
这 二-线 总线. 不像 一个 可擦可编程只读存储器, 它 是 不
需要 至 poll 这 设备 为 一个 准备好 情况
自从 写 出现 在 总线 速. 那 是, 用 这 时间 一个
新 总线 transaction 能 是 shifted 在 这 部分, 一个
写 运作 将 是 完全. 这个 是 explained 在
更多 detail 在 这 接口 部分 在下.
用户 expect 一些 obvious 系统 益处 从
这 fm24cl64 预定的 至 它的 快 写 循环 和 高
忍耐力一个s 对照的 和 可擦可编程只读存储器. 不管怎样
那里 是 较少 obvious 益处 作 好. 为 例子
在 一个 高 噪音 环境, 这 快-写 运作
是 较少 敏感 至 corruption 比 一个 可擦可编程只读存储器
自从 它 是 完成 quickly. 用 contrast, 一个
可擦可编程只读存储器 需要 milliseconds 至 写 是
vulnerable 至 噪音 在 更 的 这 循环.
便条 那 它 是 这 用户’s 责任 至 确保 那
vdd 是 在里面 数据 薄板 容忍 至 阻止
incorrect 运作.
二-线 接口
这 fm24cl64 雇用 一个 bi-directional 二-线
总线 协议 使用 few 管脚 或者 板 空间. 图示 2
illustrates 一个 典型 系统 配置 使用 这
fm24cl64 在 一个 微控制器-为基础 系统. 这
工业 标准 二-线 总线 是 familiar 至 许多
用户 但是 是 描述 在 这个 部分.
用 convention, 任何 设备 那 是 sending 数据 面向
这 总线 是 这 传输者 当 这 目标 设备 为
这个 数据 是 这 接受者. 这 设备 那 是 controlling
这 总线 是 这 主控. 这 主控 是 有责任 为
generating 这 时钟 信号 为 所有 operations. 任何
设备 在 这 总线 那 是 正在 控制 是 一个 从动装置.
这 fm24cl64 总是 是 一个 从动装置 设备.
这 总线 协议 是 控制 用 转变 states 在
这 sda 和 scl 信号. 那里 是 四 情况
包含 开始, 停止, 数据 位, 或者 acknowl边缘. 图示
3 illustrates 这 信号 情况 那 具体说明 这 四
states. 详细地 定时 图解 是 在 这 电的
规格.
图示 2. 典型 系统 配置
微控制器
SDA SCL
FM24CL64
a0 a1 a2
SDA SCL
FM24CL64
a0 a1 a2
VDD
rmin = 1.1 k
Ω
rmax = tr/cbus
: 点此下载
