july 1998
2
7.20.98
表格 1: 管脚 描述
关键: ai = 相似物 输入; ao = 相似物 输出; di = 数字的 输入; di
U
= 输入 和 内部的 拉-向上; di
D
= 输入 和 内部的 拉-向下; dio = 数字的 输入/输出; di-3 = 三-水平的 数字的 input,
做 = 数字的 输出; p = 电源/地面; # = 起作用的 低 管脚
管脚 类型 名字 描述
1 DI SCLK 串行 数据 时钟
2 DI SDATA 串行 数据 输入
3 DI SLOAD 串行 端口 加载
4 P VSS 地面
5 AI XIN vcxo 反馈
6 AO XOUT vcxo 驱动
7 AI XTUNE vcxo tune
8 P VDD 电源 供应 (+5v)
9DI
D
PSEL1 pclk 选择 msb
10 DI
D
PSEL0 pclk 选择 lsb
11 P VSS 地面
12 做 PCLK 处理器 时钟 输出
13 做 UCLK utility 时钟 输出
14 P VDD 电源 供应 (+5v)
15 做 ACLK 音频的 时钟 输出
16 做 CLK27 涉及 时钟 输出
3.0 函数的 块 描述
3.1 阶段-锁 循环
各自 的 这 三 在-碎片 plls 在 这 fs6011 multiplies
这 涉及 频率 至 这 desired 频率 用 一个
比率 的 integers. 这个 频率 multiplication 是 精确的.
3.2 输出 tristate 控制
所有 四 时钟 输出 的 这 fs6011 将 是 tristated 至
facilitate 电路 板 测试. 至 放置 这 输出 在
tristate 模式, follow 这个 sequence:
1. 强迫 xin 低 (i.e. 地面)
2. 应用 电源 至 这 设备
3. wait 直到 这 内部的 电源-在 重置 有 deasserted
4. 应用 一个 负的-going 转变 至 这 psel0 管脚
输出 将 是 re-使能 用 removing 和 reapplying
电源 至 这 fs6011. 至 re-使能 输出 没有 re-
移动的 电源, 应用 一个 rising 边缘 转变 至 这 xin 在
和 follow 它 和 一个 下落 边缘 转变 在 这 psel0
管脚.
3.3 数字的 接口
数字的 数据 是 放置 在 这 sdata 管脚 和 clocked 在
这 fs6011 内部的 变换 寄存器 (d[0] 第一) 和 一个 rising
边缘 在 这 sclk 管脚. 这 变换 寄存器 数据 是 trans-
ferred 至 这 fs6011 控制 寄存器 和 一个 rising 边缘
在 这 sload 管脚. fifteen 位 必须 是 shifted 在 这
内部的 寄存器 在之前 这 并行的 加载 能 是 每-
formed. 在 增加 至 这 正常的 控制 功能 每-
formed 用 d[13:0], 那里 是 一个 保留 位, d[14], 那
应当 是 设置 至 零.
所有 控制 寄存器 是 initialized 至 零 在 电源-向上.
图示 3: communications 协议
SCLK
SDATA
t
hd:dat
t
LO
t
HI
SLOAD
t
su:dat
t
R
t
F
t
LO
t
HI
t
su:ld
t
hd:ld
: 点此下载
