E
smart 5 激励 块 记忆 家族
7
进步 信息
表格 2. 管脚 描述
标识 类型 名字 和 函数
一个
0
–A
18
输入
地址 输入
为 记忆 地址. 地址 是 内部 latched
在 一个 写 循环.
28f200: a[0
–16], 28f400: a[0–17], 28f800: a[0–18], 28f004: a[0–18]
一个
9
输入
地址 输入:
当 一个
9
是 在 v
HH
这 signature 模式 是 accessed. 在
这个 模式, 一个
0
decodes 在 这 生产者 和 设备 ids. 当 byte#
是 在 一个 逻辑 低, 仅有的 这 更小的 字节 的 这 signatures 是 读. dq
15
/一个
–1
是 一个
don’t 小心 在 这 signature 模式 当 byte# 是 低.
DQ
0
–DQ
7
输入/
输出
数据 输入/输出:
输入 排列 数据 在 这 第二 ce# 和 we# 循环
在 一个 程序 command. 输入 commands 至 这 command 用户 接口
当 ce# 和 we# 是 起作用的. 数据 是 内部 latched 在 这 写 循环.
输出 排列, intelligent identifier 和 状态 寄存器 数据. 这 数据 管脚 float 至
触发-状态 当 这 碎片 是 de-选择 或者 这 输出 是 无能.
DQ
8
–DQ
15
输入/
输出
数据 输入/输出:
输入 排列 数据 在 这 第二 ce# 和 we# 循环
在 一个 程序 command. 数据 是 内部 latched 在 这 写 循环.
输出 排列 数据. 这 数据 管脚 float 至 触发-状态 当 这 碎片 是 de-选择 或者
这 输出 是 无能 作 在 这 字节-宽 模式 (byte# = “0”). 在 这 字节-宽
模式 dq
15
/一个
–1
变为 这 最低 顺序 地址 为 数据 输出 在 dq
0
–DQ
7
.
不 适用 至 28f004b5.
CE# 输入
碎片 使能:
activates 这 设备的 控制 逻辑, 输入 缓存区, decoders 和
sense 放大器. ce# 是 起作用的 低. ce# 高 de-选择 这 记忆 设备 和
减少 电源 消耗量 至 备用物品 水平. 如果 ce# 和 rp# 是 高, 但是 不
在 一个 cmos 高 水平的, 这 备用物品 电流 将 增加 预定的 至 电流 流动
通过 这 ce# 和 rp# 输入 stages.
OE# 输入
输出 使能:
使能 这 设备的 输出 通过 这 数据 缓存区 在
一个 读 循环. oe# 是 起作用的 低.
WE# 输入
写 使能:
控制 写 至 这 command 寄存器 和 排列 blocks. we#
是 起作用的 低. 地址 和 数据 是 latched 在 这 rising 边缘 的 这 we#
脉冲波.
RP# 输入
重置/深的 电源-向下:
使用 三 电压 水平 (v
IL
, v
IH
, 和 v
HH
) 至
控制 二 不同的 功能: 重置/深的 电源-向下 模式 和 激励 块
unlocking. 它 是 backwards-兼容 和 这 bx/bl/bv 产品.
当 rp# 是 在 逻辑 低, 这 设备 是 在 重置/深的 电源-向下 模式
,
这个 puts 这 输出 在 高-z, resets 这 写 状态 机器, 和 牵引
最小 电流.
当 rp# 是 在 逻辑 高, 这 设备 是 在 标准 运作
. 当 rp#
transitions 从 逻辑-低 至 逻辑-高, 这 设备 defaults 至 这 读 排列 模式.
当 rp# 是 在 v
HH
, 这 激励 块 是 unlocked
和 能 是 编写程序 或者
erased. 这个 overrides 任何 控制 从 这 wp# 输入.
: 点此下载
