8
fn9181.1
march 10, 2005
管脚 描述
vdd -
vdd 是 这 电源 连接 为 这 ic. 至 优化
噪音 免除, 绕过 vdd 至 地 和 一个 陶瓷的
电容 作 关闭 至 这 vdd 和 地 管脚 作 可能.
vdd 是 监控 为 供应 电压 欠压 锁-输出
(uvlo). 这 开始 和 停止 门槛 追踪 各自 其它
结果 在 相当地 常量 hysteresis.
地 -
信号 和 电源 地面 连接 为 这个 设备.
预定的 至 高 顶峰 电流 和 高 频率 运作, 一个
低 阻抗 布局 是 需要. 地面 平面 和
短的 查出 是 高级地 推荐.
vref -
这 5.00v 涉及 电压 输出 having 3%
容忍 在 线条, 加载 和运行 温度. 绕过
至 地 和 一个 0.1
µ
f 至 2.2
µ
f 低 等效串联电阻 电容.
ct -
这 振荡器 定时 电容 是 连接 在
这个 管脚 和 地. 它 是 charged 通过 一个 内部的 200
µ
一个
电流 源 和 释放和 一个 用户 可调整的 电流
源 控制 用 rtd.
rtd -
这个 是 这 振荡器 定时 电容 释放
电流 控制 管脚. 这 电流 流 在 一个 电阻
连接 在 这个 pin 和 地 确定 这
巨大 的 这 电流 那 discharges ct. 这 ct
释放 电流 是 nominally 20x 这 电阻 电流. 这
pwm deadtime 是 决定 用 这 定时 电容
释放 持续时间. 这 电压 在 rtd 是 nominally 2.00v.
cs -
这个 是 这 输入 至 这 overcurrent 比较器. 这
overcurrent 比较器 门槛 是 设置 在 1.00 v 名义上的.
这 cs 管脚 是 短接 至 地在 这 末端 的 也
pwm 输出.
取决于 在 这 电流 敏感性ing 源 阻抗, 一个
序列 输入 电阻 将 是 必需的 预定的 至 这 延迟
在 这 内部的 时钟 和 这 外部 电源 转变.
这个 延迟 将 结果 在 cs 正在 释放 较早的 至 这
电源 切换 设备 正在 转变 止.
outul 和 outur -
这些 输出 控制 这 upper
桥 fets 和 运作 在 一个 fixed 50% 职责 循环 在
alternate sequence. outul 控制 这 upper left 场效应晶体管 和
outur 控制 这 upper 正确的 场效应晶体管. 这 left 和 正确的
designation 将 是 切换 作 长 作 它们 是 切换 在
conjunction 和 这 更小的 场效应晶体管 输出, outll 和 outlr.
resdel -
sets 这 resonant 延迟 时期 在 这
toggle 的 这 upper fets 和 the 转变 在 的 也 的 这
更小的 fets. 这 电压 应用 至 resdel 确定
当 这 upper fets 转变 相关的 至 一个 更小的 场效应晶体管 turning
在. varying 这 控制 电压从 0 至 2.00v 增加 这
resonant 延迟 持续时间 从 0 至 100% 的 这 deadtime. 这
控制 电压 分隔 用 2 代表 这 百分比 的 这
deadtime equal 至 这 resonant 延迟. 在 实践 这
最大 resonant 延迟 必须是 设置 更小的 比 2.00v 至
确保 那 这 更小的 fets, 在最大 职责 循环, 是 止
较早的 至 这 切换 的 这 upper fets.
outll 和 outlr -
这些 输出 控制 这 更小的
桥 fets, 是 脉冲波 宽度 modulated, 和 运作 在
alternate sequence. outll 控制 这 更小的 left 场效应晶体管 和
outlr 控制 这 更小的 正确的 场效应晶体管. 这 left 和 正确的
designation 将 是 切换 作 长 作 它们 是 切换 在
conjunction 和 这 upper 场效应晶体管 输出, outul 和
outur.
outlln 和 outlrn -
这些 输出 是 这
complements 的 这 pwm (更小的) 桥 fets. outlln 是
这 complement 的 outll 和 outlrn 是 这 complement
的 outlr. 这些 输出 是 合适的 为 控制 的
同步的 整流器. 这 阶段 relationship 在
各自 输出 和 它的 complement是 控制 用 这 电压
应用 至 vadj.
vadj -
一个 0 - 5v 控制 电压 应用 至 这个 输入 sets 这
相关的 延迟 或者 进步 在 outll/outlr 和
outlln/outlrn. 这 阶段 relationship 在
outul/outur 和 outll/outlr 是 maintained
regardless 的 这 阶段 adjustment 在 outll/outlr
和 outlln/outlrn.
图示 3. deadtime (dt) vs capacitaNCE 图示 4. 电容 vs 频率
典型 效能 曲线
(持续)
0 102030405060708090100
10
100
rtd (k
Ω
)
deadtime td (ns)
ct =
1000pF
680pF
470pF
330pF
220pF
100pF
1-10
4
1-10
3
0.1 1 10
10
100
ct (nf)
频率 (khz)
rtd =
10k
Ω
50k
Ω
100k
Ω
1-10
3
ISL6752
: 点此下载
