数据 薄板 p11491ej4v0ds00
3
µ
µµ
µ
PC1678G
管脚 explanation
管脚
非.
管脚 名字
应用
电压
(v)
函数 和 产品 内部的 相等的 电路
1 输入 – 信号 输入 管脚. 一个 内部的 相一致
电路, 配置 和 resisters, 使能
50
Ω
连接 在 一个 宽 带宽.
一个 multi-负的 反馈 电路 是
设计 至 cancel 这 deviations 的 h
FE
和 阻抗.
这个 管脚 必须 是 结合 至 信号 源
和 电容 为 直流 截.
2
3
4
6
7
地 0 地面 管脚. 这个 管脚 应当 是
连接 至系统 ground 和
最小 电感. 地面 模式 在
这 板 应当 是 formed 作 widely 作
可能. 所有 这 地面 管脚 必须 是
连接 一起 和 宽 地面
模式 至 decrease 阻抗
区别.
5 输出 电压
作 一样
作 v
CC
通过
外部
inductor
信号 输出 管脚. 这 inductor 必须 是
连结 在 v
CC
和 输出 管脚 至
供应 电流 至 这 内部的 输出
晶体管.
8V
CC
4.5 至 5.5 电源 供应 管脚, 这个 biases 这
内部的 输入 晶体管.
这个 管脚 应当 是 externally 配备
和 绕过 电容 至 降低 它的
阻抗.
5
8
1
在
6 7 2 43
V
CC
输出
地 地
2, 3, 4, 6 和 7 是 短接 用 一个 含铅的 框架.
: 点此下载
