AD5533
–14–
rev. 0
微处理器 接合
ad5533 至 adsp-21xx 接口
这 adsp-21xx 家族 的 dsps 是 容易地 连接 至 这
ad5533 没有 这 需要 为 extra 逻辑.
一个 数据 转移 是 initiated 用 writing 一个 文字 至 这 tx 寄存器
之后 这 sport 有 被 使能. 在 一个 写 sequence 数据 是
clocked 输出 在 各自 rising 边缘 的 这 dsp’s 串行 时钟 和
clocked 在 这 ad5533 在 这 下落 边缘 的 它的 sclk. 在
readback 16 位 的 数据 是 clocked 输出 的 这 ad5533 在 各自
rising 边缘 的 sclk 和 clocked 在 这 dsp 在 这 rising 边缘
的 sclk. din 是 ignored. 这 有效的 14 位 的 数据 将 是cen-
tered 在 这 16-位 rx 寄存器 当 使用 这个 configuration.
这 sport 控制 寄存器 应当 是 设置 向上 作 跟随:
TFSW = rfsw = 1, alternate framing
INVRFS = invtfs = 1, 起作用的 低 框架 信号
DTYPE = 00, 正确的 justify 数据
ISCLK = 1, 内部的 串行 时钟
TFSR = rfsr = 1, 框架 每 文字
IRFS = 0, 外部 framing 信号
ITFS = 1, 内部的 framing 信号
SLEN = 1001, 10-位 数据 words (sha 模式 写)
SLEN = 1111, 16-位 数据 words (readback 模式)
图示 14 显示 这 连接 图解.
SCLK
AD5533*
D
输出
同步
D
在
DR
TFS
RFS
DT
SCLK
adsp-2101/
adsp-2103*
*additional 管脚 omitted 为 clarity
图示 14. ad5533 至 adsp-2101/adsp-2103 接口
ad5533 至 mc68hc11
这 串行 附带的 接口 (spi) 在 这 mc68hc11 是
configured 为 主控 模式 (mstr = 1), 时钟 极性 位
(cpol) = 0 和 这 时钟 阶段 位 (cpha) = 1. 这 spi 是
configured 用 writing 至 这 spi 控制 寄存器 (spcr)—see
68hc11 用户 手工的
. sck 的 这 68hc11 驱动 这 sclk 的
这 ad5533, 这 mosi 输出 驱动 这 串行 数据 线条 (d
在
)
的 这 ad5533 和 这 miso 输入 是 驱动 从 d
输出
. 这
同步
信号 是 获得 从 一个 端口 线条 (pc7). 当 数据 是
正在 transmitted 至 这 ad5533, 这
同步
线条 是 带去 低
(pc7). 数据 appearing 在 这 mosi 输出 是 有效的 在 这 下降-
ing 边缘 的 sck. 串行 数据 从 这 68hc11 是 transmitted 在
8-位 字节 和 仅有的 第八 下落 时钟 edges occurring 在 这
transmit 循环. 数据 是 transmitted msb first. 在 顺序 至 trans-
mit 10-数据 位 在 sha 模式 它 是 重要的 至 left-justify 这
数据 在 这 spdr 寄存器. pc7 必须 是 牵引的 低 至 开始 一个
转移. 它 是 带去 高 和 牵引的 低 又一次 在之前 任何 更远
读/写 循环 能 引领 放置. 一个 连接 图解 是 显示 在
图示 15.
SCLK
AD5533*
D
输出
同步
D
在
MISO
PC7
SCK
MC68HC11*
*additional 管脚 omitted 为 clarity
MOSI
图示 15. ad5533 至 mc68hc11 接口
ad5533 至 pic16c6x/7x
这 pic16c6x 同步的 串行 端口 (ssp) 是 configured
作 一个 spi 主控 和 这 时钟 极性 位 = 0. 这个 是完毕
用 writing 至 这 同步的 串行 端口 控制 寄存器
(sspcon).看 用户 pic16/17 微控制器 用户 手工的.
在 这个 例子 i/o 端口 ra1 是 正在 使用 至 pulse
同步
和
使能 这 串行 端口 的 这 ad5533. 这个 微控制器 trans-
fers仅有的 第八 位 的 数据 在 各自 串行 转移 运作;
因此, 二 consecutive 读/写 行动 是 需要 为
一个 10-位 写 和 一个 14-位 readback. 图示 16 显示 这 con-
nection 图解.
SCLK
pic16c6x/7x*
D
输出
同步
D
在
sck/rc3
AD5533*
*additional 管脚 omitted 为 clarity
sdo/rc5
sdi/rc4
RA1
图示 16. ad5533 至 pic16c6x/7x 接口
ad5533 至 8051
这 ad5533 需要 一个 时钟 同步 至 这 串行 数据.
这 8051 串行 接口 必须 因此 是 operated 在 模式
0. 在 这个 模式 串行 数据 enters 和 exits通过 rxd 和 一个
变换 时钟 是 输出 在 txd. 图示 17 显示 如何 这 8051 是
连接 至 这 ad5533. 因为 这 ad5533 shifts 数据
输出 在这 rising 边缘 的 这 变换 时钟 和 latches 数据 在 在
这 下落 边缘, 这 变换 时钟 必须 是 inverted. 这 ad5533
需要 它的数据 和 这 msb first. 自从 这 8051 输出
这 lsbfirst, 这 transmit routine 必须 引领 这个 在 账户.
8051*
SCLK
D
输出
同步
D
在
TxD
AD5533*
*additional 管脚 omitted 为 clarity
RxD
p1.1
图示 17. ad5533 至 8051 接口
: 点此下载
