介绍
14
april 1999
−
修订 二月 2004SPRS082E
2.3 pge 包装 布局 和 管脚 assignments
CV
HDS1
A18
A17
V
SS
A16
D5
D4
D3
D2
D1
D0
RS
x2/clkin
X1
HD3
CLKOUT
V
SS
HPIENA
CV
DD
V
SS
TMS
TCK
TRST
TDI
TDO
emu1/止
EMU0
TOUT
HD2
HPI16
CLKMD3
CLKMD2
CLKMD1
V
SS
DV
DD
BDX1
BFSX1
V
SS
A22
V
SS
DV
DD
A10
HD7
A11
A12
A13
A14
A15
CV
DD
有
V
SS
V
SS
CV
DD
HCS
hr/w
准备好
PS
DS
是
r/w
MSTRB
IOSTRB
MSC
XF
HOLDA
IAQ
支撑
BIO
mp/mc
DV
DD
V
SS
BDR1
BFSR1
144
A21
CV
143
142
141
A8
140
A7
139
A6
138
A5
137
A4
136
HD6
135
A3
134
A2
133
A1
132
A0
131
DV
130
129
128
127
126
125
HD5
124
D15
123
D14
122
D13
121
HD4
120
D12
119
D11
118
117
D9
116
D8
115
D7
114
D6
113
112
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
108
107
106
105
104
103
102
101
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
80
79
78
77
76
75
74
73
BCLKR1
HCNTL0
SS
BCLKR0
BCLKR2
BFSR0
BFSR2
BDR0
HCNTL1
BDR2
BCLKX0
BCLKX2
SS
DD
SS
HD0
BDX0
BDX2
IACK
HBIL
NMI
INT0
INT1
INT2
INT3
DD
HD1
SS
HRDY
HINT
111
V
110
A19
109
70
71
72
BCLKX1
D10
A20
DV
DD
CV HDS2
SS
V
V
V
DV
V
CV
V
DD
DD
DD
DD
SS
BFSX0
A9
BFSX2
SS
V
V
SS
SS
V
SS
V
便条: DV
DD
是 这 电源 供应 为 这 i/o 管脚 当 cv
DD
是 这 电源 供应 为 这 核心 cpu. v
SS
是 这 地面 为 两个都 这 i/o 管脚 和
这 核心 cpu.
这 tms320vc5409pge (144-管脚 tqfp) 包装 是 footprint-兼容 和 这 lc548, lc/vc549, 和
vc5410 设备.
图示 2
−
2. pge 包装 (顶 视图)
: 点此下载
