精确 音频的 时钟 源
mds 661 d
3
修订 111804
整体的 电路 系统, 公司
●
525 race 街道, san jose, ca 95126
●
电话 (408) 297-1201
●
www.icst.com
ICS661
应用 信息
序列 末端 电阻
时钟 输出 查出 应当 使用 序列 末端. 至
序列 terminate 一个 50
Ω
查出 (一个 commonly 使用 查出
阻抗), 放置 一个 33
Ω
电阻 在 序列 和 这
时钟 线条, 作 关闭 至 这 时钟 输出 管脚 作 可能.
这 名义上的 阻抗 的 这 时钟 输出 是 20
Ω
.
解耦 电容
作 和 任何 高 效能 mixed-信号 ic, 这
ics661 必须 是 分开的 从 系统 电源 供应
噪音 至 执行 optimally.
解耦 电容 的 0.01µf 必须 是 连接
在 各自 vdd 和 这 pcb 地面 平面. 至
更远 守卫 相反 interfering 系统 供应 噪音,
这 ics661 应当 使用 一个 一般 连接 至 这
pcb 电源 平面 作 显示 在 这 图解 在 这 next
页. 这 ferrite bead 和 大(量) 电容 帮助 减少
更小的 频率 噪音 在 这 供应 那 能 含铅的 至
输出 时钟 阶段 调制.
推荐 电源 供应 连接 为
最优的 设备 效能
所有 电源 供应 管脚 必须 是 连接 至 这 一样
电压, 除了 vddr 和 vddo 将 是 连接 至
一个 更小的 电压 在 顺序 至 改变 这 输出 水平的. 如果
这 涉及 output 是 不 使用, 地面 vddr.
结晶 加载 电容
如果 一个 结晶 是 使用, 这 de恶行 结晶 连接
应当 包含 焊盘 为 电容 从 x1 至 地面
和 从 x2 至 地面. 这些 电容 是 使用 至
调整 这 偏离 电容 的 这 板 至 相一致 这
nominally 必需的 结晶 加载 电容. 至 减少
可能 噪音 pickup, 使用 非常 短的 pcb 查出 (和
非 vias) 被 这 结晶 和 设备.
这 值 的 这 加载 电容 能 是 roughly
决定 用 这 formula c = 2(c
L
- 6) 在哪里 c 是 这
加载 电容 连接 至 x1 和 x2, 和 c
L
是 这
指定 值 的 这 加载 电容 为 这 结晶.
一个 典型 结晶 c
L
是 18 pf, 所以 c = 2(18 - 6) = 24 pf.
因为 这些 电容 adjust 这 偏离 电容
的 这 pcb, 审查 这 输出 频率 使用 your 最终
布局 至 看 如果 这 值 的 c 应当 是 changed.
pcb 布局 recommendations
为 最佳的 设备 效能 和 最低 输出
阶段 噪音, 这 下列的 指导原则 应当 是
observed.
1) 各自 0.01µf 解耦 电容 应当 是
挂载 在 这 组件 一侧 的 这 板 作 关闭
至 这 vdd 管脚 作 可能. 非 vias 应当 是 使用
在 解耦 电容 和 vdd 管脚. 这 pcb
查出 至 vdd 管脚 应当 是 保持 作 短的 作 可能,
作 应当 这 pcb 查出 至 这 地面 通过. 距离 的
这 ferrite bead 和 大(量) 解耦 从 这 设备 是
较少 核心的.
2) 这 外部 结晶 应当 是 挂载 next 至 这
设备 和 短的 查出. 这 x1 和 x2 查出 应当
不 是 routed next 至 各自 其它 和 最小 spaces,
instead 它们 应当 是 separated 和 away 从 其它
查出.
3) 至 降低 emi 和 获得 这 最好的 信号 integrity,
这 33
Ω
序列 末端 电阻 应当 是 放置
关闭 至 这 时钟 输出.
4) 一个 最佳的 布局 是 一个 和 所有 组件 在 这
一样 一侧 的 这 板, 降低 vias 通过 其它
信号 layers (这 ferrite bead 和 大(量) 解耦
电容 能 是 挂载 在 这 后面的). 其它 信号
查出 应当 是 routed away 从 这 ics661. 这个
包含 信号 查出 just underneath 这 设备, 或者 在
layers 调整 至 这 地面 平面 layer 使用 用 这
设备.
连接 至 3.3v
电源 平面
Ferrite
Bead
大(量) 解耦 电容
(此类 作 1
f tantalum)
vdd 管脚
vdd 管脚
vdd 管脚
0.01
f 解耦 电容
: 点此下载
