4.0 管脚 描述
这 COP8SGx i/o 结构 使能 designers 至 reconfig-
ure 这 microcontroller’s i/o 功能 和 一个 单独的 instruc-
tion. 各自 单独的 i/o 管脚 能 是 independently 配置
作 输出 管脚 低, 输出 高, 输入 和 高 阻抗 或者
输入 和 弱 拉-向上 设备. 一个 典型 例子 是 这 使用
的 i/o 管脚 作 这 键盘 矩阵变换 输入 线条. 这 输入 线条
能 是 编写程序 和 内部的 弱 拉-ups 所以 那 这
输入 线条 读 逻辑 高 当 这 keys 是 所有 打开. 和
一个 关键 closure, 这 相应的 输入 线条 将 读 一个 逻辑
零 自从 这 弱 拉-向上 能 容易地 是 过载. 当
这 关键 是 released, 这 内部的 弱 拉-向上 将 拉 这
输入 线条 后面的 至 逻辑 高. 这个 排除 这 需要 为
外部 拉-向上 电阻器. 这 高 电流 选项 是 avail-
能 为 驱动 leds, 发动机 和 扬声器. 这个 flexibility
helps 至 确保 一个 cleaner 设计, 和 较少 外部 混合-
nents 和 更小的 costs. 在下 是 这 一般 描述 的 所有
有 管脚.
V
CC
和 地 是 这 电源 供应 管脚. 所有 V
CC
和 地
管脚 必须 是 连接.
CKI 是 这 时钟 输入. 这个 能 来到 从 这 内部的 r/c
振荡器, 外部, 或者 一个 结晶 振荡器 (在 conjunction 和
cko). 看 振荡器 描述 部分.
重置 是 这 主控 重置 输入. 看 重置 描述
部分.
各自 设备 包含 四 双向的 8-位 i/o 端口 (c, g,
L 和 f), 在哪里 各自 单独的 位 将 是 independently
配置 作 一个 输入 (施密特 触发 输入 在 端口 L 和
g), 输出 或者 触发-状态 下面 程序 控制. 三 数据
记忆 地址 locations 是 allocated 为 各自 的 这些
i/o 端口. 各自 i/o 端口 有 二 有关联的 8-位 记忆
编排 寄存器, 这 配置 寄存器 和 这
输出 数据 寄存器. 一个 记忆 编排 地址 是 也
保留 为 这 输入 管脚 的 各自 i/o 端口. (看 这 记忆
编排 为 这 各种各样的 地址 有关联的 和 这 i/o 端口.)
图示 4
显示 这 i/o 端口 配置. 这 数据 和
配置 寄存器 准许 为 各自 端口 位 至 是
individually 配置 下面 软件 控制 作 显示 是-
低:
配置
寄存器
DATA
寄存器
端口 设置-向上
0 0 hi-z 输入
(触发-状态 输出)
0 1 输入 和 弱 拉-向上
1 0 推-拉 零 输出
1 1 推-拉 一个 输出
端口 L 是 一个 8-位 i/o 端口. 所有 l-管脚 有 施密特 triggers 在
这 输入.
端口 L 支持 这 multi-输入 Wake 向上 特性 在 所有 第八
管脚. 端口 L 有 这 下列的 alternate 管脚 功能:
L7 multi-输入 Wakeup 或者 T3B (计时器 T3B 输入)
L6 multi-输入 Wakeup 或者 T3A (计时器 T3A 输入)
L5 multi-输入 Wakeup 或者 T2B (计时器 T2B 输入)
L4 multi-输入 Wakeup 或者 T2A (计时器 T2A 输入)
L3 multi-输入 Wakeup 和/或者 RDX (通用同步/异步串行接收/发送器 receive)
L2 multi-输入 Wakeup 或者 TDX (通用同步/异步串行接收/发送器 transmit)
L1 multi-输入 Wakeup 和/或者 CKX (通用同步/异步串行接收/发送器 时钟)
L0 multi-输入 Wakeup
端口 G 是 一个 8-位 端口. 管脚 g0, G2–G5 是 bi-directional i/o
端口. 管脚 G6 是 总是 一个 一般 目的 hi-z 输入. 所有 管脚
有 施密特 Triggers 在 它们的 输入.
管脚 G1 serves 作 这
专心致志的 看门狗 输出 和 弱 pullup 如果
看门狗 特性 是 选择 用 这 掩饰 选项 reg-
ister. 这 管脚 是 一个 一般 目的 i/o 如果 看门狗
特性 是 不 选择.
如果 看门狗 特性 是 选择,
位 1 的 这 端口 G 配置 和 数据 寄存器 做 不
有 任何 效应 在 管脚 G1 建制. 管脚 G7 是 也 输入 或者
输出 取决于 在 这 振荡器 选项 选择. 和 这
结晶 振荡器 选项 选择, G7 serves 作 这 专心致志的
输出 管脚 为 这 CKO 时钟 输出. 和 这 内部的 r/c 或者
这 外部 振荡器 选项 选择, G7 serves 作 一个 gen-
eral 目的 hi-z 输入 管脚 和 是 也 使用 至 bring 这
设备 输出 的 HALT 模式 和 一个 低 至 高 转变 在 g7.
自从 G6 是 一个 输入 仅有的 管脚 和 G7 是 这 专心致志的 CKO
时钟 输出 管脚 (结晶 时钟 选项) 或者 一般 目的
输入 (r/c 或者 外部 时钟 选项), 这 有关联的 位 在 这
数据 和 配置 寄存器 为 G6 和 G7 是 使用 为
特定的 目的 功能 作 概述 在下. 读 这 G6
和 G7 数据 位 将 返回 zeroes.
各自 设备 将 是 放置 在 这 HALT 模式 用 writing 一个 “1”
至 位 7 的 这 端口 G 数据 寄存器. Similarly 这 设备 将
是 放置 在 这 空闲 模式 用 writing 一个 “1” 至 位 6 的 这
端口 G 数据 寄存器.
Writing 一个 “1” 至 位 6 的 这 端口 G 配置 寄存器
使能 这 microwire/加 至 运作 和 这 改变-
nate 阶段 的 这 SK 时钟. 这 G7 配置 位, 如果 设置
高, 使能 这 时钟 开始 向上 延迟 之后 HALT 当 这
r/c 时钟 配置 是 使用.
config. reg. 数据 reg.
G7 CLKDLY HALT
G6 Alternate SK 空闲
端口 G 有 这 下列的 alternate 特性:
G7 CKO 振荡器 专心致志的 输出 或者 一般 目的
输入
G6 SI (microwire 串行 数据 输入)
G5 SK (microwire 串行 时钟)
G4 所以 (microwire 串行 数据 输出)
G3 T1A (计时器 T1 i/o)
G2 T1B (计时器 T1 俘获 输入)
G1 WDOUT 看门狗 和/或者 时钟 监控 如果 watch-
DOG 使能, 否则 它 是 一个 一般 目的 i/o
G0 INTR (外部 中断 输入)
端口 C 是 一个 8-位 i/o 端口. 这 40-管脚 设备 做 不 有
一个 全部 complement 的 端口 C 管脚. 这 无法得到 管脚 是
不 terminated. 一个 读 运作 在 这些 unterminated 管脚
将 返回 unpredictable 值. 这 28 管脚 设备 做 不
提供 端口 c. 在 这个 设备, 这 有关联的 端口 C 数据 和
配置 寄存器 应当 不 是 使用.
端口 F 是 一个 8-位 i/o 端口. 这 28--管脚 设备 做 不 有
一个 全部 complement 的 端口 F 管脚. 这 无法得到 管脚 是
不 terminated. 一个 读 运作 在 这些 unterminated 管脚
将 返回 unpredictable 值.
端口 F1–F3 是 使用 为 比较器 1. 端口 F4–F6 是 使用
为 比较器 2.
这 端口 F 有 这 下列的 alternate 特性:
F6 COMP2OUT (比较器 2 输出)
F5 COMP2+IN (比较器 2 积极的 输入)
F4 comp2-在 (比较器 2 负的 输入)
F3 COMP1OUT (比较器 1 输出)
F2 COMP1+IN (比较器 1 积极的 输入)
F1 comp1-在 (比较器 1 负的 输入)
COP8SG 家族
www.国家的.com 14
: 点此下载
