***
genesis 微芯 confidential ***
gm5110/20 初步的 数据 薄板
六月 2002 c5110-dat-01c
5
表格 2. dvi 输入 端口
管脚 名字 非 i/o 描述
avdd_imb 173 AP 相似物 vdd (3.3v) 为 内部的 偏置 电路.
必须 是 绕过 和 解耦 电容 (作 关闭 作 可能 至 这 管脚).
rext 174 ai 外部 涉及 电阻.
一个 外部 1kohm (1%) 电阻 应当 是连接 从 这个 管脚 至 avdd_imb 管脚.
agnd_imb 175 AG 相似物 地 为 内部的 偏置 电路.
必须 是 连接 直接地 至 这 地面 平面.
vdd_rx2_2.5 176 P vdd (2.5v) 为 dvi 输入 一双 2 逻辑 电路. 必须 是 绕过 和 解耦 电容 至
地_rx2 管脚 (作 关闭 作 可能 至 这 管脚).
地_rx2 177 G 地 为 dvi 输入 一双 2 逻辑 电路.
必须 是 连接 直接地 至 这 地面 平面.
agnd_rx2 178 AG 相似物 地 为 dvi 输入 一双 2 输入 缓存区.
必须 是 连接 直接地 至 这 相似物 地面 平面.
RX2+ 179 AI dvi 输入 一双 2
rx2- 180 AI dvi 输入 一双 2
avdd_rx2 181 AP 相似物 vdd (3.3v) 为 dvi 输入 一双 2 输入 缓存区. 必须 是 绕过 和 解耦
电容 至 agnd_rx2 管脚 (作 关闭 作 可能 至 这 管脚).
vdd_rx1_2.5 182 P vdd (2.5v) 为 dvi 输入 一双 1 逻辑 电路. 必须 是 绕过 和 解耦 电容 至
地_rx1 管脚 (作 关闭 作 可能 至 这 管脚).
地_rx1 183 G 地 为 dvi 输入 一双 1 输入 缓存区.
必须 是 连接 直接地 至 这 相似物 地面 平面.
agnd_rx1 184 AG 相似物 地 为 dvi 输入 一双 1 输入 缓存区.
必须 是 连接 直接地 至 这 相似物 地面 平面.
RX1+ 185 AI dvi 输入 一双 1
rx1- 186 AI dvi 输入 一双 1
avdd_rx1 187 AP 相似物 vdd (3.3v) 为 dvi 输入 一双 1 输入 缓存区. 必须 是 绕过 和 解耦
电容 至 agnd_rx1 管脚 (作 关闭 作 可能 至 这 管脚).
vdd_rx0_2.5 188 P vdd (2.5v) 为 dvi 输入 一双 0 逻辑 电路. 必须 是 绕过 和 解耦 电容 至
地_rx0 管脚 (作 关闭 作 可能 至 这 管脚).
地_rx0 189 G 地 为 dvi 输入 一双 0 逻辑 电路.
必须 是 连接 直接地 至 这 地面 平面.
agnd_rx0 190 AG 相似物 地 为 dvi 输入 一双 0 输入 缓存区.
必须 是 连接 直接地 至 这 相似物 地面 平面.
RX0+ 191 AI dvi 输入 一双 0
rx0- 192 AI dvi 输入 一双 0
avdd_rx0 193 AP 相似物 vdd (3.3v) 为 dvi 输入 一双 0 输入 缓存区. 必须 是 绕过 和 解耦
电容 至 agnd_rx0 管脚 (作 关闭 作 可能 至 这 管脚).
RXC+ 194 AI dvi 输入 时钟 一双
rxc- 195 AI dvi 输入 时钟 一双
avdd_rxc 196 AP 相似物 vdd (3.3v) 为 dvi 输入 时钟 一双 输入 缓存区. 必须 是 绕过 和 100pf
电容 至 agnd_rxc 管脚 (作 关闭 作 可能 至 这 管脚).
agnd_rxc 197 AG 相似物 地 为 dvi 输入 时钟 一双 输入 缓存区.
必须 是 连接 直接地 至 这 相似物 地面 平面.
地_rxpll 198 G 数字的 地 为 这 dvi 接受者 内部的 pll.
必须 是 连接 直接地至 这 系统 地面 平面.
vdd_rxpll_2.5 199 AP 相似物 vdd (2.5v) 为 这 dvi 接受者 内部的 pll. 必须 是 绕过 和 一个 解耦
电容 至 agnd_rxpll 管脚 (作 关闭 作 可能 至 这 管脚).
CLKOUT 201 AO 为 测试 purposes 仅有的. 做 不 连接.
表格 3. rclk pll 管脚
管脚 名字 非 i/o 描述
avdd_rpll 150 AP 相似物 电源 为 这 涉及 dds pll. 连接 至 3.3v 供应. 必须 是 绕过 和 一个
0.1uf 电容 至 管脚 avss_rpll (作 关闭 至 这 管脚 作 可能).
avss_rpll 149 AG 相似物 地面 为 这 涉及 dds pll.
必须 是 直接地 连接 至这 相似物 系统 地面 平面.
TCLK 152 AI 涉及 时钟 (tclk) 从 这 14.3mhz 结晶 振荡器, 或者 从 单独的-结束
cmos/ttl 时钟 振荡器 (谈及 至 图示 7). 这个 是 一个 5v-tolerant input.
XTAL 151 AO 结晶 振荡器 输出.
vdd_rpll 148 P 数字的 电源 为 rclk pll. 连接 至 3.3v 供应.
vss_rpll 147 G 数字的 地面 为 rclk pll.
: 点此下载
