1997 十一月 04 8
飞利浦 半导体 产品 规格
ic card 接口 TDA8002
表格 1
时钟 电路系统 definition
注释
1. X = don’t 小心.
2. 在 低-电源 模式.
3. f
int
= 32 khz 在 低-电源 模式.
模式 CLKSEL CLKDIV1 CLKDIV2
频率
的 clk
频率
的 clkout
高 低 高 低
1
⁄
2
f
int
1
⁄
2
f
int
高 低 低 低
1
⁄
4
f
xtal
f
xtal
高 低 低 高
1
⁄
2
f
xtal
f
xtal
高 低 高 高 停止 低 f
xtal
高 高 X
(1)
X
(1)
STROBE f
xtal
低
(2)
X
(1)
X
(1)
X
(1)
停止 低
1
⁄
2
f
int
(3)
i/o 电路系统
这 三 i/o transceivers 是 完全同样的. 这 状态 是 高
为 所有 i/o 管脚 (i.e. i/o, i/ouc, aux1, aux1uc, aux2 和
aux2uc). 管脚 i/o 是 关联 至 v
CC
和 管脚 i/ouc 至
V
DD
, 因此 ensuring 恰当的 运作 在 情况 v
CC
≠
V
DD
.
这 第一 一侧 在 这个 一个 下落 边缘 是 发现 变为
一个 主控 (输入). 一个 反对-获得 电路系统 第一 使不能运转 这
发现 的 这 下落 边缘 在 这 其它 一侧, 这个
变为 从动装置 (输出).
之后 一个 延迟 时间 t
d
(关于 50 ns), 这 逻辑 0 呈现 在
这 主控 一侧 是 transferred 在 这 从动装置 一侧.
当 这 输入 是 后面的 至 高 水平的, 一个 电流 升压器 是
转变 在 在 这 延迟 t
d
在 这 输出 一侧 和 然后
两个都 sides 是 后面的 至 它们的 空闲 状态, 准备好 至 发现 这
next 逻辑 0 在 任何 一侧.
在 情况 的 一个 conflict, 两个都 线条 将 仍然是 低 直到 这
软件 使能 这 线条 至 是 高. 这 反对-获得
电路系统 确保 那 这 线条 做 不 仍然是 低 如果 两个都
sides 返回 高, regardless 的 这 较早的 情况.
这 最大 频率 在 这 线条 是 大概
1 mhz.
图.6 主控 和 从动装置 信号.
handbook, 全部 pagewidth
t
d
MGD703
t
d
t
d
i/o
i/ouc
conflict 空闲
: 点此下载
