首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:373018
 
资料名称:HDMP-1636
 
文件大小: 325.99K
   
说明
 
介绍:
Gigabit Ethernet Transceiver Chip
 
 


: 点此下载
  浏览型号HDMP-1636的Datasheet PDF文件第1页
1
浏览型号HDMP-1636的Datasheet PDF文件第2页
2

3
浏览型号HDMP-1636的Datasheet PDF文件第4页
4
浏览型号HDMP-1636的Datasheet PDF文件第5页
5
浏览型号HDMP-1636的Datasheet PDF文件第6页
6
浏览型号HDMP-1636的Datasheet PDF文件第7页
7
浏览型号HDMP-1636的Datasheet PDF文件第8页
8
浏览型号HDMP-1636的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
713
同步 特性 将 是
无能. 这个 将 是 有用的 在
专卖的 产品 这个
使用 alternative 方法 至 排整齐
这 并行的 数据.
hdmp-1636/46 块
图解
这 hdmp-1636/46 是
设计 至 transmit 和 receive
10-位 宽 并行的 数据 在 一个
单独的 高-速 线条. 这
并行的 数据 应用 至 这 trans-
mitter 是 预期的 至 是 encoded
每 这 gigabit ethernet specifi-
cation, 这个 使用 一个 8b/10b
encoding scheme 和 特定的
保留 characters 为 link
管理 目的. 在 顺序
至 accomplish 这个 task, 这
hdmp-1636/46 包含 这
下列的:
• ttl 并行的 i/o’s
• 高 速 阶段 锁 循环
• 时钟 一代/恢复
电路系统
• 并行的 至 串行 转换器
• 高 速 串行 时钟 和
数据 恢复 电路系统
• comma character recognition
电路系统
• 字节 排成直线 电路系统
• 串行 至 并行的 转换器
输入 获得
这 传输者 accepts 10-位
宽 ttl 并行的 数据 在 输入
tx[0..9]. 这 用户-提供
涉及 时钟 信号, refclk,
是 也 使用 作 这 transmit 字节
时钟. 这 tx[0..9] 和 refclk
信号 必须 是 合适的 排整齐,
作 显示 在 图示 3.
tx pll/时钟 发生器
这 传输者 阶段 锁 循环
和 时钟 发生器 (tx pll/
时钟 发生器) 块 是
有责任 为 generating 所有
内部的 clocks 需要 用 这
传输者 部分 至 执行 它的
功能. 这些 clocks 是 为基础
在 这 有提供的 涉及 字节
时钟 (refclk). refclk 是
使用 作 两个都 这 频率
涉及 时钟 为 这 pll 和
这 transmit 字节 时钟 为 这
新当选的 数据 latches. 它 是
预期的 至 是 125 mhz 和
合适的 排整齐 至 这 新当选的
并行的 数据 (看 图示 3). 这个
时钟 是 然后 multiplied 用 10 至
发生 这 1250 mhz 时钟
需要 为 这 高 速
串行 输出.
框架 mux
这 框架 mux accepts 这 10-
位 宽 并行的 数据 从 这
输入 获得. 使用 内部
发生 高 速 clocks, 这个
并行的 数据 是 多路复用 在
这 1250 mbd 串行 数据 stream.
这 数据 位 是 transmitted
sequentially, 从 这 least
重大的 位 (tx[0]) 至 这
大多数 重大的 位 (tx[9]).
输出 选择
这 输出 选择 块
提供 为 一个 optional 内部的
loopback 的 这 高 速 串行
信号, 为 测试 目的.
在 正常的 运作, loopen 是
设置 低 和 这 串行 数据 stream
是 放置 在 +/- dout. 当
wrap-模式 是 使活动 用 设置
loopen 高, 这 +/- dout
管脚 是 使保持 静态的 在 逻辑 1 和
这 串行 输出 信号 是
内部 wrapped 至 这 输入
选择 盒 的 这 接受者
部分.
输入 选择
这 输入 选择 块
确定 whether 这 信号 在
+/- din 或者 这 内部的 循环-后面的
串行 信号 是 使用. 在 正常的
运作, loopen 是 设置 低
和 这 串行 数据 是 accepted 在
+/- din. 当 loopen 是 设置
高, 这 高 速 串行 信号
是 内部 looped-后面的 从 这
传输者 部分 至 这
接受者 部分. 这个 特性
准许 为 循环 后面的 测试
独有的 的 这 传递
中等.
rx pll/时钟 恢复
这 rx pll/时钟 恢复
块 是 有责任 为 频率
和 阶段 locking 面向 这
新当选的 串行 数据 stream 和
recovering 这 位 和 字节
clocks. 一个 自动 locking
特性 准许 这 rx pll 至 锁
面向 这 输入 数据 stream
没有 外部 控制. 它 做
这个 用 continually 频率
locking 面向 这 125 mhz 时钟,
和 然后 阶段 locking 面向 这
输入 数据 stream. 一个 内部的
信号 发现 电路 monitors
这 存在 的 这 输入, 和
invokes 这 阶段 发现 作
这 数据 stream 呈现. once 位
锁, 这 接受者 发生 这
高 速 抽样 时钟 在
1250 mhz 为 这 输入 sampler,
和 recovers 这 二 62.5 mhz
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com