6
Sign
这 sign 电路系统 确定 这
disparity 的 这 encoded 文字.
disparity 是 定义 作 这 总的
号码 的 高 位 minus 这
总的 号码 的 低 位.
accumulator 块
这个 块 是 有责任 为
keeping 追踪 的 总的 disparity
的 所有 先前 sent words.
invert 块
这 invert 块 是 有责任
为 维持 这 直流 balance
的 这 串行 线条. 它 确定
为基础 在 history 和 这 sign
的 这 电流 encoded 文字
whether 这 电流 encoded
文字 应当 是 inverted 至
bring 这 串行 线条 closer 至
这 desired 50% 职责 循环.
hdmp-1034 rx 块 图解
这 hdmp-1034 接受者 是
设计 至 转变 一个 串行 数据
信号 sent 从 这 hdmp-1032
在 也 16 或者 17 位 宽
并行的 数据. 这 hdmp-1034
执行 这 下列的 功能:
• 频率 锁
• 阶段 锁
• encoded 文字 同步
• de-multiplexing
• 文字 解码
• encoding 错误 发现
输入 sampler 和 时钟-数据
恢复 (cdr)
在 顺序 至 compensate 为 任何
振幅 扭曲量 呈现 在
这 串行 数据 信号, 这 高-
速 输入, hsin
±
, 是 总是
equalized. 这 cdr 块 locks
至 这 频率 的 这 refclk
和 至 这 阶段 的 这 抽样
输入 信号. 这 recovered
数据 是 sent 至 这 demux 块
和 一个 位-比率 时钟 是 sent 至
这 时钟 发生器 块. 如果
这 串行 数据 信号 是 absent,
这 cdr 块 将 维持
频率 锁 面向 refclk.
图示 4. hdmp-1034 接受者 块 图解.
这 rxdiv1/0 管脚 选择 这
数据 比率 范围 用 dividing 这
vco 范围 用 1, 2 或者 4. 当
rxdiv1/0 = 1/1, 这 内部的
vco 是 绕过 和 这 测试
时钟 输入 tstclk 能 是
使用 作 这 串行 输入.
时钟 发生器
使用 这 recovered 位-比率
时钟, 这 时钟 发生器
块 发生 所有 的 这 re-
quired 内部的 clocks 包含
这 文字 比率 clocks: rxclk0/1.
使用 这 文字 排整齐 块’s
位 调整 输出, 这 阶段 的
这 文字-比率 clocks 是 调整
位 用 位 为 恰当的 文字 排整齐-
ment. 为 测试 目的
这个 调整 函数 能 是
无能 使用 这 wsyncdsb
输入; 文字 排成直线 能 也
是 强迫 使用 这 #reset 管脚.
RXREADY
WORD
排整齐
SYNC
逻辑
RXERROR
RXDATA
RXCNTL
SHFOUT
SRQOUT
RXDSLIP
输出 获得
延迟
RXFLAG
rx[0-15]
SHFIN
SRQIN
PASSENB
INVERT
DECODE
FLAG
DESCRM
HSIN
RXFLGENB
ESMPXENB
CLOCK
发生器
DEMUX
CDR
rxclk0/1
#RESET
WSYNCDSB
REFCLK
rxdiv1/0
通过 系统
rxcap1/0
TSTCLK
+
: 点此下载
