7
rxclk 是 一个 输出 从 这 hfa3861b 和 是 这 时钟 为
这 串行 demodulated 数据 在 rxd. md_rdy 是 一个 输出
从 这 hfa3861b 和 它 将 是 设置 至 go 起作用的 之后 这
sfd 或者 crc fields. 便条 那 rxclk 变为 起作用的 之后
这 开始 框架 delimiter (sfd) 至 时钟 输出 这 信号,
维护, 和 长度 fields, 然后 变得 inactive 在 这
标头 crc field. rxclk 变为 起作用的 又一次 为 这
数据. md_rdy returns 至 它的 inactive 状态 之后 rx_pe 是
deactivated 用 这 外部 控制, 或者 如果 一个 标头 错误 是
发现. 一个 标头 错误 是 也 一个 失败 的 这 crc
审查, 或者 这 失败 的 这 received 信号 field 至 相一致
一个 的 这 4 编写程序 信号 fields. 为 也 类型 的
标头 错误, 这 hfa3861b 将 重置 它自己 之后 reception
的 这 crc field. 如果 md_rdy had 被 设置 至 go 起作用的 之后
crc, 它 将 仍然是 低.
md_rdy 和 rxclk 能 是 configured 通过 cr 1, 位
1 和 0 至 是 起作用的 低, 或者 起作用的 高. 这 receive 端口 是
完全地 独立 从 这 运作 的 这 其它
接口 端口 包含 这 tx 端口, 支承的 因此 一个
全部 duplex 模式.
rx i/q 一个/d 接口
这 prism baseband 处理器 碎片 (hfa3861b) 包含
二 6-位 相似物 至 数字的 转换器 (一个/ds) 那 样本 这
保持平衡 差别的 相似物 输入 从 这 如果 向下
转换器. 这 i/q 一个/d 时钟, 样本 在 两次 这 碎片 rate.
这 名义上的 抽样 比率 是 22mhz.
这 接口 specifications 为 这 i 和 q 一个/ds 是 列表 在
Table 1. 这 hfa3861b 是 设计 至 是 直流 结合 至 这
hfa3783.
这 电压 应用 至 管脚 16, v
REF
和 管脚 21, i
REF
设置
这 references 为 这 内部的 i 和 q 一个/d 转换器. 在
增加, 为 一个 名义上的 i/q 输入 的 250mv
p-p
, 这
建议的 v
REF
电压 是 1.2v.
agc 电路
这 agc 电路 是 设计 至 优化 一个/d 效能 为
这 i 和 q 输入 用 维持 这 恰当的 头上空间 在
这 6-位 转换器. 那里 是 二 增益 stages 正在
控制. 在 rf, 这 增益 控制 是 一个 30db 步伐 在 增益 从
turning 止 这 lna. 这个 rf 增益 控制 optimizes 这
接受者 动态 范围 当 这 信号 水平的 是 高 和
维持 这 噪音 figure 的 这 接受者 当 它 是 需要
大多数. 在 如果 这 增益 控制 是 直线的 和 覆盖 这 大(量) 的
这 增益 控制 范围 的 这 接受者.
这 agc 感觉到 mechanism 使用 一个 结合体 的 这
i 和 q 一个/d 转换器 和 这 发现 信号 水平的 在 这 如果
至 决定 这 增益 settings. 这 一个/d 输出 是
监控 在 这 hfa3861b 为 这 desired 名义上的 水平的.
当 它 是 reached, 用 调整 这 接受者 增益, 这 增益
控制 是 锁 为 这 remainder 的 这 小包装板盒.
rx_agc_在 接口
这 信号 水平的 在 这 如果 平台 是 监控 至 决定
当 至 impose 这 向上 至 30db 增益 减少 在 这 rf
平台. 这个 maximizes 这 动态 范围 的 这 接受者 用
keeping 这 rf stages 输出 的 饱和 在 高 信号 水平.
当 这 如果 电路’ 传感器 输出 reaches 0.5v, 这
hfa3861b 比较器 switches 在 这 30db 垫子 和
compensates 这 如果 agc 和 rssi measures.
tx i/q dac 接口
这 transmit 部分 输出 保持平衡 差别的 相似物
信号 从 这 transmit dacs 至 这 hfa3783. 这些 是
直流 结合 和 digitally filtered.
测试 端口
这 hfa3861b 提供 这 能力 至 进入 一个 号码 的
内部的 信号 和/或者 数据 通过 这 测试 端口, 管脚 测试
7:0. 这 测试 端口 是 可编程序的 通过 configuration
寄存器 (cr 34). 任何 信号 在 这 测试 端口 能 也 是 读
从 configuration 寄存器 (cr50) 通过 这 串行 控制 端口.
additionally, 这 transmit dacs 能 是 configured 至 显示
信号 在 这 接受者 通过 cr 14. 这个 准许 visibility 至
相似物 像 信号 那 将 正常情况下 是 非常 difficult 至
俘获.
T能 1. i, q, 一个/d 规格
参数 最小值 典型值 最大值
全部 规模 输入 电压 (v
p-p
) 0.90 1.00 1.10
输入 带宽 (-0.5db) - 11MHz -
输入 电容 (pf) - 2 -
输入 阻抗 (直流) 5k
Ω
--
f
S
(抽样 频率) - 22MHz -
图示 6. agc 电路
rx_rf_agc
rx_如果_det
thresh.
发现
如果
DAC
i 模数转换器
q 模数转换器
rx_q
±
rx_i
±
rx_如果_agc
HFA3683 HFA3783
HFA3861B
6
6
7
1
1
i/o
DEMOD
AGC
CTL
数据i/o
HFA3861B
: 点此下载
