6
theory 的 运作
这 hi-7159a attains 它的 5
1
/
2
数字 决议 通过 这 使用
的 多样的 integrations 每 转换, creating 一个 有效的
积分器 摆动 更好 比 这 供应 围栏, 和 一个
successive integration 技巧 使用 至 measure 这
residue 在 这 积分器 电容 至 5
1
/
2
数字 精度.
在 这 5
1
/
2
数字 模式, 这 输入 电压 是 整体的 和
涉及 de-整体的 四 时间. 这个 结果 在 一个 计数 和
这 一样 有效的 决议 作 一个 单独的 integration 和 四
时间 这 积分器 摆动 振幅. 在 这个 manner 有效的
积分器 swings 的
±
12v 或者 更好 能 是 达到 和
±
5V
供应. 这 四 integrations 是 排列 所以 那 一般-
模式 信号 谁的 频率 是 一个 integer 多样的 的
f
结晶
/40,000 是 rejected. 在 这 4
1
/
2
数字 模式, 仅有的 一个
输入 integration 是 执行, 因此 这 最小 频率 为
一般模式 拒绝 变为 f
结晶
/10,000.
这些 first 四 integrations measure 这 输入 电压 至 一个
决议 的 3
1
/
2
digits, 或者 1mv/计数. 至 达到 5
1
/
2
数字
精度 (10
µ
v/计数), 这 错误 电压 remaining 在 这
积分器 电容 (representing 这 越过 的 这
积分器 预定的 至 比较器 延迟 和 时钟 quantization)
必须 是 量过的 和 subtracted 从 这 3
1
/
2
数字 结果.
这个 是 accomplished 用 乘以 这 residue 用 一个 因素 的
10, 然后 integrating 和 涉及 de-integrating 这 错误.
这个 错误 是 subtracted 从 这 3
1
/
2
数字 结果, yielding 一个
4
1
/
2
数字 精确 结果. 这 错误 remaining 从 这个 步伐
是 然后 multiplied 用 10 和 subtracted, 和 这 处理 是
重复的 一个 第三 时间 至 达到 一个 内部的 精度 的 6
1
/
2
digits. 这个 结果 是 rounded 至 5
1
/
2
digits 和 transferred 至
这 支持 寄存器, 在哪里 它 能 是 accessed 用 这 用户
通过 一个 的 这 三 communications 模式.
转换 类型
这 hi-7159a 提供 这 用户 一个 选择 的 三 不同的
转换 类型. 它们 是: (1) 这 转换器’s 内部的 补偿
电压, 量过的 用 内部 连接 v
在 hi
和 v
在 lo
至 一个
地
和 做 一个 转换 (错误 仅有的 模式); (2) 这
输入 电压 (v
在 hi
minus v
在 lo
) 包含 这 转换器’s
内部的 补偿 (uncompensated 模式); 和 (3) 这 输入
电压 包含 内部的 补偿 errors, minus 这 内部的 补偿
errors (补偿 模式). 这个 last 度量 是 一个 数字的
subtraction 的 一个 错误 仅有的 转换 从 一个
Uncompensated 转换, 和 是 这 default 转换 类型.
自从 一个 补偿 转换 组成 的 二 conversions,
它 takes 两次 作 长 至 执行 作 这 第一 二 类型.
下面 一些 情况, 它 将 是 desirable 至 增加 这
转换 比率 没有 丧失 的 决议 或者 精度. 自从
这 短的 期 逐渐变化 的 这 内部的 补偿 错误 是 slight 当
温度 是 控制, 它 是 不 总是 需要 至
转变 这 错误 电压 once 为 每 输入 电压
转换. 它 是 可能 为 这 host 处理器 至 做 一个
错误 转换 periodically, store 这 结果, 和 减去
这 错误 从 一个 stream 的 uncompensated 输入 conversions
和 它的 自己的 内部的 alu. 在 这个 方法 这 转换 比率 能
是 effectively doubled.
交流 模式
这 hi-7159a 一个/d 转换器 receives 说明 从 和
transmits 数据 至 这 用户 host 处理器 通过 一个 的 四
交流 模式. 这 模式 是: 并行的
微处理器 (并行的); 同步的 串行 (串行 模式 0);
串行 非-addressed (串行 模式 1); 和 串行 addressed
(串行 模式 2). 这 模式 是 决定 用 这 states 的 这
sel, sms0, 和 sms1 管脚 作 显示 在 表格 1.
这 并行的 模式 准许 这 转换器 至 是 连结 直接地
至 一个 微处理器 数据 总线. 数据 是 读 和 写 至 这
设备 下面 控制 的 这 microprocessor’s
rd, WR 和 CS
信号. 串行 模式 0 准许 高 速 串行 数据 转移
在 向上 至 1 megabits/s. 串行 模式 1 读 和 写 工业
标准 串行 数据 packets consisting 的 1 开始 位, 8 数据
位, 1 parity 位 (甚至), 和 1 停止 位, 在 一个 的 4 硬件
可选择的 波特 比率. 串行 模式 2 是 完全同样的 至 串行
模式 1 和 这 增加 的 寻址 能力 这个
准许 向上 至 32 hi-7159as 至 share 这 一样 串行 线条, 和
各自 assigned 一个 唯一的 地址.
所有 四 模式 follow 这 一样 接口 协议: 一个 要求
或者 一个 command 是 sent 从 这 host 至 这 hi-7159a, 和 这
转换器 responds 和 这 要求 数据 和, 在 这 情况
的 一个 command, begins 一个 新 转换.
并行的 模式 运作
这 并行的 交流 模式 (图示 3) 是 选择
当 sel (管脚 28) 是 高. 管脚 18-25 变为 这 第八
双向的 数据 位, p0-p7. 管脚 15, 16, 和 17
各自 变为 读 (
rd), 写 (wr), 和 碎片 选择
(
cs). 定时 参数 为 这 并行的 模式 是 显示 在
图示 1.
串行 模式 0
串行 模式 0 是 这 高 速 同步的 串行 接口,
直接地 兼容 和 这 mcs-51 序列 的 微控制器.
它 是 使能 用 tying sel (管脚 28), sms0 (管脚 18) 和 sms1
(管脚 19) 低 (图示 4a). 管脚 16 是 这 双向的 串行 数据
path, 和 管脚 15 是 这 数据 时钟 输入. 数据 sent 至 这
hi-7159a 是 latched 在 这 rising 边缘 的 这 串行 时钟. 看
图示 2a 为 详细地 定时 信息.
仅有的 8 数据 位 是 使用 在 这个 模式 - 非 开始, 停止, 或者
parity 位 是 transmitted 或者 received.
CS 必须 也 是 系
至 d
地
或者 牵引的 低 至 进入 这 设备. 这
SAD0 - sad3 和 brs0 - brs1 管脚 是 unused 在 这个
模式 和 应当 是 系 高.
表格 1. 交流 模式 选择
交流 模式
sel 管脚
28
sm s0
管脚 18
sm s1
管脚 19
并行的 V
CC
n/一个 n/一个
串行 0 D
地
D
地
D
地
串行 1 D
地
D
地
V
CC
串行 2 D
地
V
CC
D
地
hi-7159a
: 点此下载
