5
HIP4081A
管脚 描述
管脚
号码 标识 描述
1 BHB b 高-一侧 自举 供应. 外部 自举 二极管 和 电容 是 必需的. 连接 cathode 的 激励-
strap 二极管 和 积极的 一侧 的 自举 电容 至 这个 管脚. 内部的 承担 打气 供应 30
µ
一个 输出 的 这个
管脚 至 维持 自举 供应. 内部的 电路系统 clamps 这 自举 供应 至 大概 12.8v.
2 BHI b 高-一侧 输入. 逻辑 水平的 输入 那 控制 bho 驱动器 (管脚 20). bli (pin 5) 高 水平的 输入 overrides bhi
高 水平的 输入 至 阻止 half-桥 shoot-通过, 看 真实 表格. dis (管脚 3) 高 水平的 输入 overrides bhi
高 水平的 输入. 这 管脚 能 是 驱动 用 信号 水平 的 0v 至 15v (非 更好 比 v
DD
). 一个 内部的 100
µ
一个
拉-向上 至 v
DD
将 支撑 bhi 高, 所以 非 连接 是 必需的 如果 高-一侧 和 低-一侧 输出 是 至 是 con-
trolled 用 这 低-一侧 输入.
3 DIS 使不能运转 输入. 逻辑 水平的 输入 那 当 带去 高 sets 所有 四 输出 低. dis 高 overrides 所有 其它 输入.
当 dis 是 带去 低 这 输出 是 控制 用 这 其它 输入. 这 管脚 能 是 驱动 用 信号 水平 的
0v 至 15v (非 更好 比 v
DD
). 一个 内部的 100
µ
一个 拉-向上 至 v
DD
将 支撑 dis 高 如果 这个 管脚 是 不 驱动.
4V
SS
碎片 负的 供应, 一般地 将 是 地面.
5 BLI b 低-一侧 输入. 逻辑 水平的 输入 那 控制 blo 驱动器 (管脚 18). 如果 bhi (pin 2) 是 驱动 高 或者 不 连接
externally 然后 bli 控制 两个都 blo 和 bho 驱动器, 和 dead 时间 设置 用 延迟 电流 在 hdel 和 ldel
(管脚 8 和 9). dis (管脚 3) 高 水平的 输入 overrides bli 高 水平的 input. 这 管脚 能 是 驱动 用 信号 水平
的 0v 至 15v (非 更好 比 v
DD
). 一个 内部的 100
µ
一个 拉-向上 至 v
DD
将 支撑 bli 高 如果 这个 管脚 是 不 驱动.
6 ALI 一个 低-一侧 输入. 逻辑 水平的 输入 那 控制 alo 驱动器 (管脚 13). 如果 ahi (pin 7) 是 驱动 高 或者 不 连接
externally 然后 ali 控制 两个都 alo 和 aho 驱动器, 和 dead 时间 设置 用 延迟 电流 在 hdel 和 ldel
(管脚 8 和 9). dis (管脚 3) 高 水平的 输入 overrides ali 高 水平的 input. 这 管脚 能 是 驱动 用 信号 水平
的 0v 至 15v (非 更好 比 v
DD
). 一个 内部的 100
µ
一个 拉-向上 至 v
DD
将 支撑 ali 高 如果 这个 管脚 是 不 驱动.
7 AHI 一个 高-一侧 输入. 逻辑 水平的 输入 那 控制 aho 驱动器 (管脚 11). ali (pin 6) 高 水平的 输入 overrides ahi
高 水平的 输入 至 阻止 half-桥 shoot-通过, 看 真实 表格. dis (管脚 3) 高 水平的 输入 overrides ahi
高 水平的 输入. 这 管脚 能 是 驱动 用 信号 水平 的 0v 至 15v (非 更好 比 v
DD
). 一个 内部的 100
µ
一个
拉-向上 至 v
DD
将 支撑 ahi 高, 所以 非 连接 是 必需的 如果 高-一侧 和 低-一侧 输出 是 至 是 con-
trolled 用 这 低-一侧 输入.
8 HDEL 高-一侧 转变-在 延迟. 连接 电阻 从 这个 管脚 至 v
SS
至 设置 定时 电流 那 defines 这 转变-在 de-
lay 的 两个都 高-一侧 驱动器. 这 低-一侧 驱动器 转变-止 和 非 可调整的 delay, 所以 这 hdel 电阻 guar-
antees 非 shoot-通过 用 delaying 这 转变-在 的 这 高-一侧 驱动器. hdel 涉及 电压 是
大概 5.1v.
9 LDEL 低-一侧 转变-在 延迟. 连接 电阻 从 这个 管脚 至 v
SS
至 设置 定时 电流 那 defines 这 转变-在 延迟
的 两个都 低-一侧 驱动器. 这 高-一侧 驱动器 转变-止 和 非 可调整的 delay, 所以 这 ldel 电阻 guarantees
非 shoot-通过 用 delaying 这 转变-在 的 这 低-一侧 驱动器. ldel 涉及 电压 是 大概 5.1v.
10 AHB 一个 高-一侧 自举 供应. 外部 自举 二极管 和 电容 是 必需的. 连接 cathode 的 激励-
strap 二极管 和 积极的 一侧 的 自举 电容 至 这个 管脚. 内部的 承担 打气 供应 30
µ
一个 输出 的 这个
管脚 至 维持 自举 供应. 内部的 电路系统 clamps 这 自举 供应 至 大概 12.8v.
11 AHO 一个 高-一侧 输出. 连接 至 门 的 一个 高-一侧 电源 场效应晶体管.
12 AHS 一个 高-一侧 源 连接. 连接 至 源 的 一个 高-一侧 电源 场效应晶体管. 连接 负的 一侧 的
自举 电容 至 这个 管脚.
13 ALO 一个 低-一侧 输出. 连接 至 门 的 一个 低-一侧 电源 场效应晶体管.
14 ALS 一个 低-一侧 源 连接. 连接 至 源 的 一个 低-一侧 电源 场效应晶体管.
15 V
CC
积极的 供应 至 门 驱动器. 必须 是 一样 潜在的 作 v
DD
(管脚 16). 连接 至 anodes 的 二 自举
二极管
.
16 V
DD
积极的 供应 至 更小的 门 驱动器. 必须 是 一样 潜在的 作 v
CC
(管脚 15). de-couple 这个 管脚 至 v
SS
(管脚 4).
17 BLS b 低-一侧 源 连接. 连接 至 源 的 b 低-一侧 电源 场效应晶体管.
18 BLO b 低-一侧 输出. 连接 至 门 的 b 低-一侧 电源 场效应晶体管.
19 BHS b 高-一侧 源 连接. 连接 至 源 的 b 高-一侧 电源 场效应晶体管. 连接 负的 一侧 的
自举 电容 至 这个 管脚.
20 BHO b 高-一侧 输出. 连接 至 门 的 b 高-一侧 电源 场效应晶体管.
: 点此下载
