首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:379643
 
资料名称:HIP6502BCB
 
文件大小: 149.37K
   
说明
 
介绍:
Multiple Linear Power Controller with ACPI Control Interface
 
 


: 点此下载
  浏览型号HIP6502BCB的Datasheet PDF文件第3页
3
浏览型号HIP6502BCB的Datasheet PDF文件第4页
4
浏览型号HIP6502BCB的Datasheet PDF文件第5页
5
浏览型号HIP6502BCB的Datasheet PDF文件第6页
6

7
浏览型号HIP6502BCB的Datasheet PDF文件第8页
8
浏览型号HIP6502BCB的Datasheet PDF文件第9页
9
浏览型号HIP6502BCB的Datasheet PDF文件第10页
10
浏览型号HIP6502BCB的Datasheet PDF文件第11页
11
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
7
vsen1 (管脚 3)
连接 这个 管脚 至 这 3.3v 记忆 输出 (v
OUT1
). 在
睡眠 states, 这个 管脚 管制 3.3v 通过 一个 内部的
通过 晶体管 有能力 的 传送 300ma (典型地). 这
起作用的-状态 电压 这个 管脚 提供 ATX 3.3v
通过 一个 全部地 在 n-mos 晶体管. 在 所有 运行
states, 这 电压 在 这个 管脚 是 监控 为 下面-电压
events.
vclk (管脚 6)
这个 管脚 输出 内部的 2.5v 时钟 碎片 调整器
(v
OUT4
). 这个 内部的 调整器 运作 仅有的 在 起作用的
states (s0, s1/s2) 和 是 shut 止 在 任何 睡眠 状态,
regardless 的 这 configuration 的 这 碎片. 这个 管脚 是
监控 为 下面-电压 events.
描述
运作
这 hip6502b 控制 5 输出 电压 (谈及 至 计算数量
1, 2, 和 3). 它 是 设计 为 微处理器 计算机
产品 3.3v, 5v, 5vsb, 12V 偏差 输入 一个
atx 电源 供应. 这 ic 是 composed 的 三 直线的
控制者/regulators 供应 这 计算机 系统’s
3.3v
SB
和 pci slots’ 3.3v
AUX
电源 (v
OUT3
), 这 2.5v
RDRAM 3.3v SDRAM 记忆 电源 (v
OUT2
,v
OUT1
),
一个 整体的 调整器 专心致志的 至 2.5v 时钟 碎片
(v
OUT4
), 一个 双 转变 控制 供应 这 5v
电压 (v
OUT5
), 作 好 作 所有 这 控制 和 monitoring
功能 需要 为 完全 acpi implementation.
Initialization
这 hip6502b automatically initializes 在之上 receipt 的 输入
电源. 这 电源-在 重置 (por) 函数 continually
monitors 这 5vsb 输入 供应 电压, 初始的 3.3v
SB
软-开始 运作 之后 exceeding por 门槛. 在 3ms
(典型地) 之后 3.3v
SB
finishes 它的 ramp-向上, 这 en5vdl
状态 是 latched 在 和 这 碎片 proceeds 至 ramp 向上 这
remainder 的 这 电压, 作 必需的.
运算的 真实 表格
EN5VDL 管脚 提供 选择 支承的 或者 disabling
5vdual 输出 在 s3 和 s4/s5 睡眠 states. 表格 1
describes 这 真实 结合体 pertaining 至 这个 输出.
内部的 电路系统 准许 转变 一个 S3
(suspend 至 内存) 状态 至 一个 s4/s5 (suspend 至 disk/
止) 状态 或者 恶行 对抗. 这 仅有的 ‘legal’ transitions 是 从
一个 起作用的 状态 (s0, s1) 至 一个 睡眠 状态 (s3, s5) 和 恶行
对抗.
函数的 定时 图解
计算数量 4 通过 6 定时 图解, detailing 电源
向上/向下 sequences 的 所有 三 输出 在 回馈 至 这
状态 的 这 使能 (en5vdl) 和 睡眠-状态 管脚 (
s3,
s5), 作 好 作 这 状态 的 这 atx 供应.
这 状态 的 这 en5vdl 管脚 能 仅有的 是 changed 当 在
起作用的 (s0, s1) states, 当 这 偏差 供应 (5vsb pin) 是
在下 POR 水平的, 或者 碎片 关闭 (ss 管脚 短接
地 或者 在里面 3ms 的 5vsb por); 一个 状态 改变 的 这个
管脚 当 在 一个 睡眠 状态 是 ignored.
表格 1. 5V
输出 (v
OUT5
) 真实 表格
EN5VDL S5 S3 5VDL COMMENTS
0 1 1 5V s0, s1 states (起作用的)
0100VS3
0 0 1 便条 维持 previous 状态
0 0 0 0V s4/s5
1 1 1 5V s0, s1 states (起作用的)
1105VS3
1 0 1 便条 维持 previous 状态
1 0 0 5V s4/s5
便条: 结合体 不 允许.
图示 4. 5V
定时 图解 EN5VDL = 1;
3.3v
/3.3v
SB
5VSB
3.3v,
S3
S5
5VDLSB
DLA
3V3DLSB
3V3DL
5VDL
5v, 12v
HIP6502B
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com