5
video 定时 控制
这 pixel 输入 数据 和 这 输出 video 定时 的 这
hmp817x 是 在 50 或者 59.94 fields 每 第二 interlaced.
这 定时 是 控制 用 这
blank, hsync, vsync,
地方, 和 clk2 管脚.
hsync, vsync, 和 地方 定时
这 leading 边缘 的 hsync indicates 这 beginning 的 一个
horizontal 同步 间隔. 如果
HSYNC 是 一个 输出, 它 是 asserted
为 关于 4.7
µ
s. 如果
HSYNC 是 一个 输入, 它 必须 是 起作用的 为 在
least 二 clk2 时期. 这 宽度 的 这 相似物 horizontal
同步 tip 是 决定 从 这 video 标准 和 做 不
取决于 在 这 宽度 的
hsync.
这 leading 边缘 的 vsync indicates 这 beginning 的 一个
vertical 同步 间隔. 如果
VSYNC 是 一个 输出, 它 是 asserted 为
3 scan 线条 在 (mm) ntsc 和 (m, n) pal 模式 或者 2.5
scan 线条 在 (b, d, g, h, i, nc) pal modes. 如果
vsync 是 一个
输入, 它 必须 是 asserted 为 在 least 二 clk2 时期.
当
hsync 和 vsync 是 configured 作 输出, 它们的
leading edges 将 出现 同时发生地 在 这 开始 的 一个
odd field. 在 这 开始 的 一个 甚至 field, 这 leading 边缘 的
vsync occurs 在 这 middle 的 这 线条.
当 hsync 和 vsync 是 configured 作 输入, 这
hmp817x 提供 一个 可编程序的
hsync window 为
determining 地方. 这 window 是 specified 和 遵守 至
这 leading 或者 trailing 边缘 的
vsync. 这 边缘 是 选择
在 这 field 控制 寄存器. 当
HSYNC 是 建立 inside 这
window, 然后 这 encoder sets 地方 至 这 值 specified
在 这 field 控制 寄存器.
这 hmp817x 提供 可编程序的 定时 为 这
vsync 输入. 在 这 起作用的 边缘 的 vsync, 这 encoder
resets 它的 vertical half-线条 计数器 至 这 值 specified 用
这 field 控制 寄存器. 这个 准许 这 输入 和 输出
syncs 至 是 补偿, 虽然 这 数据 必须 安静的 是 排整齐.
这 地方 信号 是 总是 一个 输出 和 改变 状态
near 各自 leading 边缘 的
vsync. 这 延迟 在 这
syncs 和 地方 取决于 在 这 encoder’s 运行 模式
作 summarized 在 表格 4. 在 模式 在 这个 这 encoder
使用 clk 至 门 它的 输入 和 输出, 这 地方 信号
将 是 delayed 0-12 额外的 clk2 时期.
图示 4 illustrates 这
hsync, vsync, 和 地方 一般
定时 为 (m) ntsc 和 (m, n) pal. 图示 5 illustrates 这
一般 定时 为 (b, d, g, h, i, nc) pal. 在 这 figures, 所有
这 信号 是 显示 起作用的 低 (它们的 重置 状态), 和
地方 是 低 在 odd fields.
图示 3. pixel 输入 定时 - bt.656
cb 2 y 2 cr 2 y 3 cb 4 y 4
CLK2
p8-p15 "ff" "00"
BLANK
(输出)
"00" EAV "10" "10""80"
表格 3. bt.656 eav 和 sav sequences
pixel 输入 P15 P14 P13 P12 P11 P10 P9 P8
preamble 文字 1 1 1 1 1 1 1 1 1
preamble 文字 2 0 0 0 0 0 0 0 0
preamble 文字 3 0 0 0 0 0 0 0 0
状态 文字 1 F V H P3 P2 P1 P0
注释:
f: 0 = 地方 1; 1 = 地方 2
v: 0 = 起作用的 线条; 1 = vertical blanking
h: 0 = 开始 起作用的 video; 1 = 终止 起作用的 video
p3 - p0: 保护 位; ignored
表格 4. 地方 输出 定时
运行 模式
CLK2
延迟 COMMENTS
同步 i/o
方向
BLANK i/o
方向
输入 输入 148 地方 lags VSYNC
切换 从 odd 至
甚至.
地方 lags 这 早期
的
vsync 和 HSYNC
当 syncs 是 排整齐
当 切换 从
甚至 至 odd.
输入 输出 138 地方 lags
vsync.
输出 Don’t 小心 32 地方 leads
vsync.
hmp8170, hmp8171, hmp8172, hmp8173
: 点此下载
