R
xc5200 序列 地方 可编程序的 门 arrays
7-98 十一月 5, 1998 (版本 5.2)
versaring 输入/输出 接口
这 versaring, 显示 在图示 18, 是 positioned 在
这 核心 逻辑 和 这 垫子 环绕; 它 有 所有 这 routing
resources 的 一个 versablock 没有 这 clb 逻辑. 这 ver-
saring decouples 这 核心 逻辑 从 这 i/o 焊盘. 各自
versaring cell 提供 向上 至 四 垫子-cell 连接 在
一个 一侧, 和 connects 直接地 至 这 clb 端口 在 这
其它 一侧.
boundary scan
这 “bed 的 nails” 有 被 这 传统的 方法 的 测试
电子的 assemblies. 这个 approach 有 变为 较少
适合的, 预定的 至 closer 管脚 间隔 和 更多 sophisti-
cated 组装 方法 像 表面-挂载 技术
和 multi-layer boards. 这 ieee boundary scan 标准
1149.1 是 开发 至 facilitate 板-水平的 测试 的
电子的 assemblies. 设计 和 测试 engineers 能
imbed 一个 标准 测试 逻辑 结构 在 它们的 设备 至
达到 高 故障 coverage 为 i/o 和 内部的 逻辑. 这个
结构 是 容易地 执行 和 一个 四-管脚 接口 在
任何 boundary scan-兼容 ic. ieee 1149.1-兼容
设备 将 是 串行 daisy-chained 一起, 连接 在
并行的, 或者 一个 结合体 的 这 二.
xc5200 设备 支持 所有 这 mandatory boundary-scan
说明 指定 在 这 ieee 标准 1149.1. 一个 测试
进入 端口 (tap) 和 寄存器 是 提供 那 imple-
ment 这 extest, 样本/preload, 和 绕过
说明. 这 tap 能 也 支持 二 usercode
说明. 当 这 boundary scan 配置 选项
是 选择, 三 正常的 用户 i/o 管脚 变为 专心致志的
输入 为 这些 功能. 另一 用户 输出 管脚
变为 这 专心致志的 boundary scan 输出.
boundary-scan 运作 是 独立 的 单独的 iob
配置 和 包装 类型. 所有 iobs 是 treated 作
independently 控制 双向的 管脚, 包含 任何
unbonded iobs. retaining 这 双向的 测试 能力
之后 配置 提供 flexibility 为 interconnect 测试-
ing.
也, 内部的 信号 能 是 captured 在 extest 用
连接 它们 至 unbonded iobs, 或者 至 这 unused 输出-
puts 在 iobs 使用 作 unidirectional 输入 管脚. 这个 tech-
nique partially compensates 为 这 lack 的 intest
支持.
这 用户 能 serially 加载 commands 和 数据 在 这些
设备 至 控制 这 驱动 的 它们的 输出 和 至 exam-
ine 它们的 输入. 这个 方法 是 一个 改进 在
bed-的-nails 测试. 它 避免 这 需要 至 在-驱动 设备
输出, 和 它 减少 这 用户 接口 至 四 管脚. 一个
optional fifth 管脚, 一个 重置 为 这 控制 逻辑, 是 描述 在
这 标准 但是 是 不 执行 在 xilinx 设备.
这 专心致志的 在-碎片 逻辑 implementing 这 ieee 1149.1
功能 包含 一个 16-状态 机器, 一个 操作指南 regis-
ter 和 一个 号码 的 数据 寄存器. 这 函数的 详细信息
能 是 建立 在 这 ieee 1149.1 规格 和 是 也
discussed 在 这 xilinx 应用 便条 xapp 017:
“bound-
ary scan 在 xc4000 和 xc5200 序列 devices”
图示 19 在 页 99是 一个 图解 的 这 xc5200-序列
boundary scan 逻辑. 它 包含 三 位 的 数据 寄存器
每 iob, 这 ieee 1149.1 测试 进入 端口 控制, 和
这 操作指南 寄存器 和 decodes.
这 public boundary-scan 说明 是 总是 有
较早的 至 配置. 之后 配置, 这 public instruc-
tions 和 任何 usercode 说明 是 仅有的 有 如果
指定 在 这 设计. 当 样本 和 绕过 是
有 在 配置, 它 是 推荐 那
boundary-scan 行动 不 是 执行 在 这个
transitory 时期.
在 增加 至 这 测试 说明 概述 在之上, 这
boundary-scan 电路系统 能 是 使用 至 配置 这 fpga
设备, 和 至 读 后面的 这 配置 数据.
所有 的 这 xc4000 boundary-scan 模式 是 supported 在
这 xc5200 家族. 三 额外的 输出 为 这 用户-
寄存器 是 提供 (重置, 更新, 和 变换), repre-
图示 18: versaring i/o 接口
8
8
GRM
VersaBlock
8
VersaRing
2
4
8
8
4
4
4
10
2
GRM
VersaBlock
8
2
2
2
2
2
2
8
10
Interconnect
Interconnect
垫子
垫子
垫子
垫子
垫子
垫子
垫子
垫子
X5705
: 点此下载
