6
管脚 描述
名字 plcc 管脚 类型 描述
V
CC
21, 42, 63, 84 这 +5v 电源 供应 管脚. 0.1
µ
f 电容 在 这 v
CC
和 地 管脚 是
推荐.
地 19, 48, 54, 61,
69, 76, 82
这 设备 地面.
CLK 20 I 输入 和 系统 时钟. 行动 是 同步的 和 这 rising 边缘 的 这个 时钟 信号.
din-07 1-8 I Pixel 数据 输入 总线. 这个 总线 是 使用 至 提供 这 8-位 pixel 输入 数据 至 这 hsp48908. 这
数据 必须 是 提供 在 一个 同步的 fashion, 和 是 latched 在 这 rising 边缘 的 这 CLK 信号.
cln0-9 9-18 I Coefficient 输入 总线. 这个 输入 总线 是 使用 至 加载 这 Coefficient 掩饰 寄存器(s), 这 initializa-
tion 寄存器, 这 行 缓存区 长度 寄存器 和 这 ALU microcode. 它 将 也 是 使用 至 pro-
vide 一个 第二 operand 输入 至 这 alu. 这 definition 的 这 cln0-9 位 是 defined 用 这 寄存器
地址 位 a0-2. 这 cin0-9 数据 是 承载 至 这 Addressed 寄存器 通过 这 使用 的 这 CS
和 ld 输入.
dout0-19 49-53, 55-60,
62, 64-68,
70-72
0 输出 数据 总线. 这个 20-位 输出 端口 是 使用 至 提供 这 convolution 结果. 这 结果 是 这
总 的 产品 的 这 输入 数据 样本 和 它们的 相应的 coefficients. 这 Cascade 输入
casl0-15 将 也 是 增加 至 这 结果 用 selecting 这 适合的 cascade 模式 在 这 最初的-
ization 寄存器.
casio-15 29-41, 43-45 I Cascade 输入 总线. 这个 总线 是 使用 为 cascading 多样的 HSP48908s 至 准许 convolution 和
大 kernels 或者 行 sizes. 它 将 也 是 使用 至 接口 至 外部 行 缓存区. 这 函数 的
这个 总线 是 决定 用 这 Cascade 模式 位 (位 0) 的 这 Initialization 寄存器. 当 这个 位 是
设置 至 一个 ‘0’, 这 值 在 casi0-15 是 left shifted 和 增加 至 dout0-19. 这 数量 的 这 变换
是 决定 用 位 7-8 的 这 Initialization 寄存器. 当 这个 模式 是 将 primarily 为 cas-
cading, 它 将 也 是 使用 至 增加 一个 补偿 值, 此类 作 至 增加 这 明亮 的 这 con-
volved image.
当 这 Cascade 模式 位 是 设置 至 一个 “1”
,
这个 总线 是 使用 为 接合 至 外部 行 缓存区.
在 这个 模式 这 总线 是 分隔 在 二 8-位 busses (casl0-7 和 casl8-15), 因此 准许 二 ad-
ditional pixel 数据 输入. 这 cascade 数据 是 sent 直接地 至 这 内部的 乘法器 排列 这个 al-
lows 为 大 行 sizes 没有 使用 多样的 hsp48908s.
caso0-7 73-75, 77-81 0 Cascade 输出 总线. 这个 总线 是 使用 primarily 在 cascading 至 handle 大 frames 和/或者
kernel sizes. 这个 输出 数据 是 这 数据 在 din0-7 delayed 用 两次 这 编写程序 内部的 行
缓存区 长度.
框架 46 I 框架 是 一个 异步的 新 框架 或者 vertical 同步 输入. 一个 低 在 这个 输入 resets 所有 内部的
电路系统 除了 为 这 coefficient, alu, amc, EOR 和 INT 寄存器. 因此, 之后 一个 框架 重置
有 occurred, 一个 新 框架 的 pixels 将 是 convolved 没有 reloading 这些 寄存器.
EALU 28 I 使能 ALU 输入. 这个 控制 线条 门 这 时钟 至 这 ALU 寄存器. 当 它 是 高, 这 数据 在
cin0-7 是 承载 在 这 next rising 时钟 边缘. 当 EALU 是 低, 这 last 值 承载 仍然是 在
这 alu 寄存器.
支撑 22 I 这 支撑 输入 是 使用 至 门 这 时钟 从 所有 的 这 内部的 电路系统 的 这 h5p48908. 这个 信号
是 同步的, 是 抽样 在 这 rising 边缘 的 CLK 和 takes 效应 在 这 下列的 循环. 当
这个 信号 是 起作用的 (高), 这 时钟 将 有 非 效应 在 这 hsp48908 和
内部的 数据 将 仍然是 undisturbed.
重置 47 I 重置 是 一个 异步的 信号 这个 resets 所有 内部的 电路系统 的 这 hsp48908. 所有 输出 是
强迫 低 在 这 重置 状态.
OE 83 I 输出 使能. 这 OE 输入 控制 这 状态 的 这 输出 数据 总线 (dout0-19). 一个 低 在 这个
控制 线条 使能 这 端口 为 输出. 当 OE 是 高, 这 输出 驱动器 是 在 这 高 imped-
ance 状态. 处理 是 不 interrupted 用 这个 管脚.
a0-2 25-27 I 控制 寄存器 地址. 这些 线条 是 解码 至 决定 这个 寄存器 在 这 控制 逻辑
是 这 destination 为 这 数据 在 这 cln0-9 输入. 寄存器 加载 是 控制 用 这 a0-2, LD
和 cs 输入.
LD 23 I 加载 strobe. LD 是 使用 为 加载 这 内部的 寄存器 的 这 hsp48908. 当 CS 和 LD 是
起作用的, 这 rising 边缘 的 ld 将 获得 这 cin0-7 数据 在 这 寄存器 specified 用 a0-2.
CS 24 I 碎片 选择. 这 碎片 选择 输入 使能 加载 的 这 内部的 寄存器. 当 CS 是 低, 这
a0-2 地址 线条 是 解码 至 决定 这 meaning 的 这 数据 在 这 cin0-7 总线. 这 rising
边缘 的 ld 将 然后 加载 这 addressed 寄存器.
HSP48908
: 点此下载
