HY57V641620HG
4 banks x 1m x 16bit 同步的 dram
这个 文档 是 一个 一般 产品 描述 和 是 主题 至 改变 没有 注意. hyundai electronics 做 不 假设 任何责任 为 使用 的
电路 描述. 非 专利权 许可 是 暗指.
rev. 0.5/六月.01
HY57V641620HG(l)t-8
HY57V641620HG(l)t-p
HY57V641620HG(l)t-s
CASLatency tRCD tRAS tRC tRP tAC tOH
125mhz(8ns)
3CLKs 3CLKs 7CLKs 10CLKs 3CLKs 6ns 3ns
100mhz(10ns)
2CLKs 2CLKs 5CLKs 7CLKs 3CLKs 6ns 3ns
83mhz(12ns)
3CLKs 3CLKs 6CLKs 9CLKs 2CLKs 6ns 3ns
CASLatency tRCD tRAS tRC tRP tAC tOH
100mhz(10ns)
2CLKs 2CLKs 5CLKs 7CLKs 2CLKs 6ns 3ns
83mhz(12ns)
2CLKs 2CLKs 5CLKs 7CLKs 2CLKs 6ns 3ns
66mhz(15ns)
2CLKs 2CLKs 4CLKs 6CLKs 2CLKs 6ns 3ns
CASLatency tRCD tRAS tRC tRP tAC tOH
100mhz(10ns)
3CLKs 2CLKs 5CLKs 7CLKs 2CLKs 6ns 3ns
83mhz(12ns)
2CLKs 2CLKs 5CLKs 7CLKs 2CLKs 6ns 3ns
66mhz(15ns)
2CLKs 2CLKs 4CLKs 6CLKs 2CLKs 6ns 3ns