IC41C16256
IC41LV16256
整体的 电路 解决方案 公司
5
dr018-0c 04/23/2004
函数的 描述
这 ic41c16256 和 ic41lv16256 是 一个 cmos dram
优化 为 高-速 带宽, 低 电源 applica-
tions. 在 读 或者 写 循环, 各自 位 是 uniquely
addressed 通过 这 18 地址 位. 这些 是 en-
tered 9 位 (a0-a8) 在 一个 时间. 这 行 地址 是 latched
用 这 行 地址 strobe (
RAS
). 这 column 地址
是 latched 用 这 column 地址 strobe (
CAS
)
.
这 ic41c16256 和 ic41lv16256 有 二
CAS
控制,
LCAS
和
UCAS
. 这
LCAS
和
UCAS
输入 内部
发生 一个
CAS
信号 起作用 在 一个 完全同样的 man-
ner 至 这 单独的
CAS
输入 在 这 其它 256k x 16
drams. 这 关键 区别 是 那 各自
CAS
控制 它的
相应的 i/o tristate 逻辑 (在 conjunction 和
OE
和
我们
和
RAS
).
LCAS
控制 i/o0 通过 i/o7 和
UCAS
控制 i/o8 通过 i/o15.
这 ic41c16256 和 ic41lv16256
CAS
函数 是
决定 用 这 第一
CAS
(
LCAS
或者
UCAS
) transitioning
低 和 这 last transitioning 后面的 高. 这 二
CAS
控制 给 这 ic41c16256 两个都 字节 读 和
字节 写 循环 能力.
记忆 循环
一个 记忆 循环 是 initiated 用 bring
RAS
低 和 它 是
terminated 用 returning 两个都
RAS
和
CAS
高. 至
确保 恰当的 设备 运作 和 数据 integrity 任何
记忆 循环, once initiated, 必须 不 是 结束 或者
aborted 在之前 这 最小 t
RAS
时间 有 expired. 一个 新
循环 必须 不 是 initiated 直到 这 最小 precharge
时间 t
RP
, t
CP
有 消逝.
读 循环
一个 读 循环 是 initiated 用 这 下落 边缘 的
CAS
或者
OE
,
whichever occurs last, 当 支持
我们
高. 这
column 地址 必须 是 使保持 为 一个 最小 时间 指定
用 t
AR
. 数据 输出 变为 有效的 仅有的 当 t
RAC
, t
AA
, t
CAC
和 t
OE
是 所有 satisfied. 作 一个 结果, 这 进入 时间 是
依赖 在 这 定时 relationships 在 这些
参数.
写 循环
一个 写 循环 是 initiated 用 这 下落 边缘 的
CAS
和
我们
, whichever occurs last. 这 输入 数据 必须 是 有效的
在 或者 在之前 这 下落 边缘 的
CAS
或者
我们
, whichever
occurs 第一.
refresh 循环
至 retain 数据, 512 refresh 循环 是 必需的 在 各自
8 ms 时期. 那里 是 二 方法 至 refresh 这 记忆.
1. 用 clocking 各自 的 这 512 行 地址 (a0 通过
a8) 和
RAS
在 least once 每 8 ms. 任何 读, 写,
读-modify-写 或者
RAS
-仅有的 循环 refreshes 这
addressed 行.
2. 使用 一个
CAS
-在之前-
RAS
refresh 循环.
CAS
-在之前-
RAS
refresh 是 使活动 用 这 下落 边缘 的
RAS
,
当 支持
CAS
低. 在
CAS
-在之前-
RAS
refresh
循环, 一个 内部的 9-位 计数器 提供 这 行 ad-
dresses 和 这 外部 地址 输入 是 ignored.
CAS
-在之前-
RAS
是 一个 refresh-仅有的 模式 和 非 数据
进入 或者 设备 选择 是 允许. 因此, 这 输出
仍然是 在 这 高-z 状态 在 这 循环.
扩展 数据 输出 页 模式
edo 页 模式 运作 准许 所有 512 columns 在里面
一个 选择 行 至 是 randomly accessed 在 一个 高 数据
比率.
在 edo 页 模式 读 循环, 这 数据-输出 是 使保持 至 这
next
CAS
循环’s 下落 边缘, instead 的 这 rising 边缘.
为 这个 reason, 这 有效的 数据 输出 时间 在 edo 页
模式 是 扩展 对照的 和 这 快 页 模式. 在
这 快 页 模式, 这 有效的 数据 输出 时间 变为
shorter 作 这
CAS
循环 时间 变为 shorter. 因此,
在 edo 页 模式, 这 定时 余裕 在 读 循环 是
大 比 那 的 这 快 页 模式 甚至 如果 这
CAS
循环
时间 变为 shorter.
在 edo 页 模式, 预定的 至 这 扩展 数据 函数, 这
CAS
循环 时间 能 是 shorter 比 在 这 快 页 模式
如果 这 定时 余裕 是 这 一样.
这 edo 页 模式 准许 两个都 读 和 写 opera-
tions 在 一个
RAS
循环, 但是 这 效能 是
相等的 至 那 的 这 快 页 模式 在 那 情况.
电源-在
之后 应用 的 这 v
CC
供应, 一个 最初的 pause 的
200 µs 是 必需的 followed 用 一个 最小 的 第八 最初的-
ization 循环 (任何 结合体 的 循环 containing 一个
RAS
信号).
在 电源-在, 它 是 推荐 那
RAS
追踪 和
V
CC
或者 是 使保持 在 一个 有效的 v
IH
至 避免 电流 surges.
: 点此下载
