ics507-01/02
pecl 时钟 synthesizer
mds 507 c
2
修订042600 打印 11/13/00
Integ评估 电路 系统, 公司 • 525 race 街道 • san jose •ca •95126• (408)295-9800tel • www.icst.com
管脚 分派
管脚 描述
关键: i=输入, o=输出, 德州仪器=触发-水平的 input, p=power 供应 connection; xi, xo=crystal 连接
时钟 乘法器 选择 表格
16
15
14
13
16 管脚 narrow (150 mil) soic
12
11
10
9
1
2
3
4
5
6
7
8
ics507-01/02
VDD
地
x1/iclk
VDD
S1
PECL
地
NC
RES
NC
NC
X2
S0
OE
NC
0 = 连接 管脚 直接地 至 地面
1 = 连接 管脚 直接地 至 vdd
m = leave unconnected (floating)
PECL
S1 S0 乘法器
0 0 9.72x*
0 M 10X
0 1 12X
M 0 6.25x
MM 8X
M1 5X
10 2X
1M 3X
11 4X
号码 名字 类型 描述
1 x1/iclk XI 结晶 或者 时钟 连接. 连接 至 一个 基本的 并行的 模式 结晶, 或者 时钟.
2 VDD P vdd. 连接 至 +3.3 v 或者 +5 v, 和 至 vdd 在 管脚 3.
3 VDD P vdd. 连接 至 vdd 在 管脚 2. 分离 和 管脚 5.
4 S1 TI 乘法器 选择 管脚 1. 确定 输出 频率 每 表格 在之上.
5 GND P 连接 至 地面.
6 GND P 连接 至 地面.
7 NC - 非 连接. nothing 是 连接 内部 至 这个 管脚.
8 PECL O pecl 输出. 连接 至 电阻 加载 作 显示 在 页 一个.
9 PECL O complementary pecl 输出. 连接 至 电阻 加载 作 显示 在 页 一个.
10 RES I 偏差 电阻 输入. 连接 一个 电阻 在 这个 管脚 和 vdd.
11 NC - 非 连接. nothing 是 连接 内部 至 这个 管脚.
12 NC - 非 连接. nothing 是 连接 内部 至 这个 管脚.
13 OE I 输出 使能. 触发-states 两个都 输出 当 低. 内部的 拉-向上.
14 S0 TI 乘法器 选择 管脚 0. 确定 输出 频率 每 表格 在之上.
15 NC - 非 连接. nothing 是 连接 内部 至 这个 管脚.
16 X2 XO Cr stal 连接. 连接 至 cr stal, 或者 leave unconnected 为 时钟 输入.
*use 这个 选择 至 得到
155.52 mhz 从 一个 16 mhz
输入.
为 最低 阶段 噪音
一代 的 155.52 mhz,
使用 一个 19.44 mhz 结晶 和
这 8x 选择.
: 点此下载
