2
ICS1887
管脚 描述
便条:
1. 一个 运动 生产 改变 将 是 制造 至 这个 输入 在 这 六月 1996 时间 框架 至 转变 这个
输入 从 这 ttl-兼容 至 pecl 至 更多 closely 相一致 产品 (所需的)东西. 看
substituting 这
ICS1887
为 这 amd pdr &放大; pdt
产品 便条 为 更多 信息.
2. 这个 管脚 是 formerly 使用 为 循环-安排时间 运作. 如果 your 设计 did 不 使用 循环 定时, 这个
改变 做 不 影响 你. 如果 your 应用 需要 循环 定时, 请 联系 ics.
* 起作用的 低 输入.
管脚
号码
管脚 名字 类型 描述
1 VSS 负的 供应 电压
2 TXOFF~
2
ttl-兼容 传输者 off*
3 CD~ ttl-兼容
1
运输车 发现 input*
4 TX+ PECL 积极的 transmit 串行 数据输出
5 TX– PECL 负的 transmit 串行 数据 输出
6 VSS 负的 供应 电压
7 IPRG1 pecl 输出 平台 电流 设置(tx)
8 RX– PECL 负的 receive 串行 数据 输入
9 RX+ PECL 积极的 receive 串行 数据 输入
10 LB~ ttl-兼容 循环 后面的 模式 select*
11 锁 ttl-兼容 锁 发现输出
12 RD4 ttl-兼容 recovered 数据 输出 4
13 RD3 ttl-兼容 recovered 数据 输出 3
14 VSS 负的 供应 电压
15 RD2 ttl-兼容 recovered 数据 输出 2
16 RD1 ttl-兼容 recovered 数据 输出 1
17 RD0 ttl-兼容 recovered 数据 输出 0
18 RCLK ttl-兼容 recovered receive时钟输出
19 VDD 积极的 供应 电压
20 ref_在 积极的 涉及时钟/结晶 输入
21 ref_输出 负的 涉及 时钟/结晶 输出
22 VDD 积极的 供应 电压
23 TCLK ttl-兼容 Transmit时钟 输出
24 TD0 ttl-兼容 transmit 数据 输入 0
25 TD1 ttl-兼容 transmit 数据 输入 1
26 TD2 ttl-兼容 transmit 数据 输入 2
27 TD3 ttl-兼容 transmit 数据 输入 3
28 TD4 ttl-兼容 transmit 数据 输入 4