3
ICS1887
输入 管脚 描述
并行的 transmit 数据 (td0 .. td4)
five 位 ttl 兼容 数字的 输入, 这个 是 received 用
这
ICS1887
在 这 积极的 边缘 的 tclk. 高 阻抗
输入 驱动器 routed 至 这 串行 nrz 至 nrzi 转换器. 在
loopback 测试 模式, 这个 nrzi 数据 是 多路复用 至 这
输入 的 这 设备 时钟 恢复 部分.
差别的ecl receive 数据 输入 (rx+ &放大; rx-)
这 时钟 恢复 和 数据 regenerator 从 这 receive
缓存区 是 驱动 从 这个 pecl 输入. 在 loopback 测试-
ing 模式 这个 输入 是 ignored.
运输车 发现 (cd~)
起作用的 低 输入 这个 forces 这 vco 至 自由 run. 在之上
receipt 的 一个 丧失 的 输入 信号 (此类 作 从 一个 视力的-至-
电的 transducer), 这 内部的 阶段-锁 循环 将
自由-run 在 这 选择 运行 频率. 也, 当
asserted, cd 将 设置 这 锁 输出 低.
传输者 止 (txoff~)
起作用的 低 输入 这个, 当 低, forces tx+ 低 和
tx-高. 当 高, 数据 passes 通过 tx+ 和 tx-
unaffected. 这个 输入 有 一个 内部的 拉-向上 电阻.
loopback 模式 (lb~)
起作用的 低 输入 这个 导致 这 时钟 恢复 pll 至
运作 使用 这 transmit 输入 数据 涉及 和 ignore 这
receive rx
±
数据. 使用 为 系统 loopback 测试.
外部 结晶 或者 涉及 时钟
(ref_在 和 ref_输出)
这个 振荡器 输入 能 是 驱动 从 也 一个 基本的
模式 结晶 或者 一个 稳固的 涉及. 为 也 方法, 这 ref-
erence 频率 是 25.00 mhz.
输出 管脚 描述
差别的 ecl transmit 数据 (tx+ 和 tx-)
这个 差别的 输出 是 转变 td[0..4] 串行 数据. 这个
输出 仍然是 起作用的 在 loopback 模式.
transmit 时钟 (tclk)
ttl 兼容 25 mhz 时钟 使用 用 这 并行的 处理器
传输者 为 clocking 输出 transmit 数据. 这个 时钟 能 是
获得 从 也 一个 独立 时钟 源 或者 从 这
recovered 数据 时钟 (系统 循环 时间 模式).
并行的 receive 数据 (rd0 .. rd4)
这 重新产生 five 位 并行的 数据 获得 从 这 串行
数据 输入. 在 loopback 模式 这个 数据 是 重新产生 从 这
transmit 数据. 这个 数据 是 阶段-排整齐 和 这 负的
边缘 的 rclk 时钟 输出.
receive 时钟 (rclk)
一个 25 mhz 数字的 时钟 recovered 和 这 内部的 时钟
恢复 pll. 在 loopback 模式 这个 时钟 是 recovered 从
这 transmit 数据.
锁/丧失 发现 (锁)
设置 高 当 这 时钟 恢复 pll 有 锁 面向 这
新当选的 数据. 设置 低 当 那里 是 非 新当选的 数据, 这个
在 转变 导致 这 pll 至 自由-run. 这个 信号 能 是 使用 至
表明 或者 ‘alarm’ 这 next receive 平台 那 这 新当选的
串行 数据 有 stopped.
输出 描述
这 差别的 驱动器 为 这 tx
±
是 电流 模式 和 是 de-
signed 至 驱动 resistive terminations 在 一个 complementary
fashion. 这 输出 是 电流-sinking 仅有的, 和 这 数量
的 下沉 电流 可编程序的 通过 这
IPRG1
管脚. 这 下沉
电流 是 equal 至 四 时间 这 iprg1 电流. 为 大多数
产品, 一个 910
Ω
电阻 从 vdd 至 iprg1 将 设置
这 电流 至 这 需要 精确.
这 tx
±
管脚 是 incapable 的 sourcing 电流, 所以 v
OH
必须
是 设置 用 这 ratios 的 这 thevenin 末端 电阻器 为
各自 的 这些 线条. r1 是 一个 拉-向上 电阻 连接 从 这
pecl 输出 至 vdd. r2 是 一个 拉-向下 电阻 连接
从 这 pecl 输出 至 vss. r1 和 r2 是 用电气 在
并行的 从 一个 交流 standpoint. 如果 我们 挑选 一个 目标 阻抗
的 50
Ω
为 我们的 传递 线条 阻抗, 一个 值 的 62
Ω
为 r1 和 一个 值 的 300
Ω
为 r2 将 yield 一个 thevinin
相等的 典型的 阻抗 的 50
Ω
和 一个 v
OH
值
的 v
DD
-.88 伏特, 兼容 和 pecl 电路.
至 设置 一个 值 为 v
OL
, 我们 必须 决定 一个 值 为 i
prg
那
将 导致 这 输出 场效应晶体管’s 至 下沉 一个 适合的 电流. 我们
desire v
OL
至 是 v
DD
-1.81 或者 更好. 设置 向上 一个 下沉 电流
的 19 milliamperes 将 保证 这个 通过 我们的 输出
terminating 电阻器. 作 这个 是 控制 用 一个 4/1 电流
mirror, 4.75 毫安 在 i
prg
应当 设置 这个 电流 合适的. 一个
910
Ω
电阻 从 v
DD
至 i
prg
应当 工作 fine.
: 点此下载
