ICS1574B
4
pll 邮递-scaler
一个 可编程序的 邮递-scaler 将 是 inserted 在 这
vco 和 这 pclk 分隔物 的 这
ICS1574B
. 这个 是 有用的 在
generating 更小的 发生率, 作 这 vco 有 被 优化
为 高-频率 运作. 这 邮递-scaler 是 不 影响
用 这 pclken 输入.
这 邮递-scaler 准许 这 选择 的:
•
vco 频率
•
vco 频率 分隔 用 2
•
vco 频率 分隔 用 4
•
aux-en 测试 模式
pll synthesizer 描述 —
比率计 模式
这
ICS1574B
发生 它的 输出 发生率 使用 阶段-
锁 循环 技巧. 这 阶段-锁 循环 (或者 pll) 是 一个
关闭-循环 反馈 系统 那 驱动 这 输出 频率
至 是 ratiometrically related 至 这 涉及 频率 pro-
vided 至 这 pll (看 图示 1). 这 涉及 频率 是
发生 用 一个 在-碎片 结晶 振荡器 或者 这 涉及 fre-
quency 将 是 应用 至 这
ICS1574B
从 一个 外部
频率 源.
这 阶段-频率 探测器 显示 在 这 块 图解
驱动 这 电压-控制 振荡器, 或者 vco, 至 一个 fre-
quency 那 将 导致 这 二 输入 至 这 阶段-频率
探测器 至 是 matched 在 频率 和 阶段. 这个 occurs
当:
后面的 分隔物 制造 使用 的 一个 双-modulus 预分频器 tech-
nique 那 准许 这 可编程序的 counters 至 运作 在
低 速 没有 sacrificing 决议. 这个 是 一个 改进-
ment 在 常规的 fixed 预分频器 architectures 那
典型地 impose 一个 因素-的-四 (或者 大) penalty 在 这个 re-
spect.
表格 1 准许 这 derivation 的
“
一个
”
&放大;
“
M
”
转换器 pro-
gramming 直接地 从 desired modulus.
数字的 输入
这 程序编制 的 这
ICS1574B
是 执行 serially
用 使用 这 datclk, 数据, 和 支撑 管脚 至 加载 一个
内部的 变换 寄存器.
数据 是 shifted 在 这 寄存器 在 这 rising 边缘 的
datclk. 这 逻辑 值 在 这 支撑 管脚 是 latched 在
这 一样 时间. 当 支撑 是 低, 这 变换 寄存器 将
是 承载 没有 disturbing 这 运作 的 这
ICS1574B
. 当 高, 这 变换 寄存器 输出 是 trans-
ferred 至 这 控制 寄存器, 和 这 新 程序编制
信息 变为 起作用的. ordinarily, 一个 高 水平的
应当 是 放置 在 这 支撑 管脚 当 这 last 数据 位 是
提交. 看 图示 3 为 这 程序编制 sequence.
这 pclken 输入 极性 将 是 编写程序 下面
寄存器 控制 通过 位 39.
F
(vco)
:
=
f(xtal1)
•
反馈 分隔物
涉及 分隔物
图示 3
这个 expression 是 精确的; 那 是, 这 精度 的 这 输出
频率 取决于 solely 在 这 涉及 频率 pro-
vided 至 这 部分 (假设 correctly 编写程序 dividers).
这 vco 增益 是 可编程序的, permitting 这
ICS1574B
至
是 优化 为 最好的 效能 在 所有 运行 frequen-
cies.
这 涉及 分隔物 将 是 编写程序 为 任何 modulus
从 1 至 128 在 步伐 的 一个.
这 反馈 分隔物 将 是 编写程序 为 任何 modulus
从 37 通过 392 在 步伐 的 一个. 任何 甚至 modulus 从
392 通过 784 能 也 是 达到 用 设置 这
“
翻倍
”
位 这个 doubles 这 反馈 分隔物 modulus. 这 喂养-
输出 描述
这 pclk 输出 是 一个 高-电流 cmos 类型 驱动
谁的 频率 是 控制 用 一个 可编程序的 分隔物
那 将 是 选择 为 一个 modulus 的 3, 4, 5, 6, 8, 10, 12,
16 或者 20. 它 将 也 是 suppressed 下面 寄存器 控制
通过 位 46.
: 点此下载
