2
管脚 描述
这 下列的 管脚 函数 描述 是 为 这 82c284 时钟 发生器.
管脚
标识 号码 类型 描述
CLK 10 O 系统 时钟: 这 信号 使用 用 这 处理器 和 支持 设备 这个 必须 是 synchro-
nous 和 这 处理器. 这 频率 的 这 clk 输出 有 两次 这 desired 内部的 处理器
时钟 频率. clk 能 驱动 两个都 ttl 和 cmos 水平的 输入.
f/
C 6 I 频率/结晶 选择: 这个 管脚 选择 这 源 为 这 clk 输出. 当 那里 是 一个
低 水平的 在 这个 输入, 这 内部的 结晶 振荡器 驱动 clk. 当 那里 是 一个 高 水平的 在 f/c,
这 efi 输入 驱动 这 clk 输入. 这个 管脚 能 是 dynamically 切换, 这个 准许 changing 这
处理器 clk 频率 当 运动 为 低-电源 运作, 等
x1, x2 7, 8 I 结晶 在: 这 管脚 停止 这个 并行的 resonant, 基本的 模式 结晶 是 连结 为 这 在-
ternal 振荡器. 当 f/c 是 低, 这 内部的 振荡器 将 驱动 这 clk 输出 在 这 结晶 fre-
quency. 这 结晶 频率 必须 是 两次 这 desired 内部的 处理器 时钟 频率.
EFI 5 I 外部 频率 在: 驱动 clk 当 这 f/c 输入 是 高. 这 efi 输入 频率
必须 是 两次 这 desired 内部的 处理器 时钟 频率.
PCLK 13 O 附带的 时钟: 这 输出 这个 提供 一个 50% 职责 循环 时钟 和 一个-half 这 frequen-
cy 的 clk. pclk 将 是 在 阶段 和 这 内部的 处理器 时钟 下列的 这 第一 总线 循环 之后
这 处理器 有 被 重置.
ARDYEN 17 I 异步的 准备好 使能: 一个 起作用的 低 输入 这个 qualifies 这 ardy 输入.
ardyen 选择 ardy 作 这 源 的 准备好 为 这 电流 总线 循环. 输入 至 ardyen 将
是 应用 asynchronously 至 clk. 建制 和 支撑 时间 是 给 至 使确信 一个 有保证的 回馈
至 同步的 输出.
ARDY 1 I 异步的 准备好: 一个 起作用的 低 输入 使用 至 terminate 这 电流 总线 循环. 这 ARDY
输入 是 qualified 用 ardyen. 输入 至 ardy 将 是 应用 asynchronously 至 clk. 建制 和
支撑 时间 是 给 至 使确信 一个 有保证的 回馈 至 同步的 输出.
SRDYEN 3 I 同步的 准备好 使能: 一个 起作用的 低 输入 这个 qualifies SRDy. srdyen 选择
SRDy 作 这 源 为 准备好 至 这 cpu 为 这 电流 总线 循环. 建制 和 支撑 时间 必须 是
satisfied 为 恰当的 运作.
SRDY 2 I 同步的 准备好: 一个 起作用的 低 输入 使用 至 terminate 这 电流 总线 循环. 这 SRDY
输入 是 qualified 用 这 srdyen 输入. 建制 和 支撑 时间 必须 是 satisfied 为 恰当的 运作.
读Y 4 O 准备好: 一个 起作用的 低 输出 这个 信号 至 这 处理器 那 这 电流 总线 循环 是 至 是 com-
pleted. 这 SRDY srdyen, ardy, ardyen, s1, s0, 和 res 输入 控制 准备好 作 explained
后来的 在 这 准备好 发生器 部分. 准备好 是 一个 打开 流 输出 需要 一个 外部 拉-向上
电阻.
s0, S1 15,16 I 状态: 这些 输入 prepare 这 82c284 为 一个 subsequent 总线 循环. s0 和 s1 同步
pclk 至 这 内部的 处理器 时钟 和 控制 准备好. 建制 和 支撑 时间 必须 是 satisfied 为
恰当的 运作
重置 12 O 重置: 一个 起作用的 高 输出 这个 是 获得 从 这 res 输入 重置 是 使用 至 强迫 这 sys-
tem 在 一个 最初的 状态. 当 重置 是 起作用的, 准备好 将 是 起作用的 (低).
RES 11 I 重置 在: 一个 起作用的 低 输入 这个 发生 这 系统 重置 信号 (重置). 信号 至 RES
将 是 应用 asynchronously 至 clk. 一个 施密特 触发 输入 是 提供 在 res, 所以 那 一个 rc
电路 能 是 使用 至 提供 一个 时间 延迟. 建制 和 支撑 时间 是 给 至 使确信 一个 有保证的
回馈 至 同步的 输入.
V
CC
18 系统 电源: 这 +5v 电源 供应 管脚. 一个 0.1
µ
f 电容 在 v
CC
和 地 是 recom-
mended 为 解耦.
地 9 系统 地面: 0v
82C284
: 点此下载
