intellon confidential 8
进步 信息
rev 8.1
int5130 整体的 powerline mac/phy transceiver 技术的 数据 薄板
agcenc_n 输入
agc encode
一个 inactive 信号 (逻辑 1) 应用 至 这个 输入
选择 unitary agc format. 一个 起作用的 信号 (逻辑
0) 应用 至 这个 输入 选择 encoded agc format
测试 进入 端口
TCK 输入
测试 时钟
测试 时钟 为 这 ieee 1149.1 jtag 端口
TDI 输入
测试 数据 在
数据 在 为 这 ieee 1149.1 jtag 端口
TMS 输入
测试 模式 选择
测试 模式 选择 为 这 ieee 1149.1 jtag 端口
TDO 输出
测试 数据 输出
数据 输出 为 这 ieee 1149.1 jtag 端口
trst_n 输入
测试 重置
这个 管脚 将 是 使用 至 重置 这 tap 控制. 它
应当 是 连接 至 地面 当 这 jtag 端口
是 不 在 使用.
系统 控制
重置_n 输入
重置
resets 逻辑 电路系统, 但是 不 时钟 电路系统. 重置
是 起作用的 低 和 应当 是 使保持 低 为 一个 最小
的 100 ns.
CLKIN 时钟 垫子
时钟 输入
100 mhz 时钟 输入. 驱动 用 一个 外部
振荡器 或者 一个 外部 结晶 (反馈 path 为
结晶 implementation 提供 用 clkout)
便条:
clkin connects 直接地 至 这 2.5 v 核心 的 这 ic
和 做 不 连接 至 这 3.3 v i/o 环绕.
因此, 这个 管脚 是 不 3.3 或者 5 v tolerant.
CLKOUT 时钟 垫子
时钟 输出
100 mhz 时钟 反馈 path 当 一个 结晶 是
执行. 这个 管脚 应当 是 left 作 非
连接 如果 一个 外部 振荡器 是 执行 在
clkin.
便条:
clkout connects 直接地 至 这 2.5
v 核心 的 这 ic 和 做 不 连接 至 这 3.3 v
i/o 环绕. 因此, 这个 管脚 是 不 3.3 或者 5 v
tolerant.
mdi_adrsel[1:0] 输入
mdi phy 地址 选择
地址 选择 使用 至 对比 相反 这 upper
二 位 的 这 mdi 地址. 这些 管脚 share
函数 和 spis_cs_n 和 spis_sdi 和 应当
是 牵引的-向上 或者 向下 和 外部 电阻器 至 设置
这 适合的 值 这个 是 读 用 这 int5130
在 电源 向上.
mdi_spis_n 输入
管理 数据 接口/串行 附带的
接口 从动装置 选择.
选择 这个 phy 管理 信号 是 起作用的.
mii_gpsi_n 输入
媒介 独立 接口/一般 目的
串行 接口 选择.
选择 这个 phy 数据 接口 信号 是 起作用的.
: 点此下载
