飞利浦 半导体
ISP1160
embedded usb host 控制
产品 数据 rev. 04 — 04 july 2003 8 的 88
9397 750 11371
© koninklijke 飞利浦 electronics n.v. 2003. 所有 权利 保留.
7. 函数的 描述
7.1 pll 时钟 乘法器
一个 6 MHz 至 48 mhz 时钟 乘法器 阶段-锁 循环 (pll) 是 整体的 在-碎片.
这个 准许 为 这 使用 的 一个 低-费用 6 mhz 结晶, 这个 也 降低 emi. 非
外部 组件 是 必需的 为 这 运作 的 这 pll.
7.2 位 时钟 恢复
这 位 时钟 恢复 电路 recovers 这 时钟 从 这 新当选的 usb 数据 stream
用 使用 一个 4 时间 oversampling principle. 它 是 能 至 追踪 jitter 和 频率 逐渐变化
作 specified 在
普遍的 串行 总线 规格 rev. 2.0.
7.3 相似物 transceivers
二 sets 的 transceivers 是 embedded 在 这 碎片 为 downstream 端口 和 usb
连接器 类型 一个. 这 整体的 transceivers 是 一致的 和 这
普遍的 串行
总线 规格 rev. 2.0
. 这些 transceivers 接口 直接地 和 这 usb
连接器 和 cables 通过 外部 末端 电阻器.
7.4 飞利浦 串行 接口 engine (sie)
这 飞利浦 sie 实现 这 全部 usb 协议 layer. 它 是 完全地 hardwired 为
速 和 needs 非 firmware intervention. 这 功能 的 这个 块 包含:
同步 模式 recognition, 并行的 至 串行 转换, 位 (de)stuffing,
crc checking 和 一代, 小包装板盒 identifier (pid) verification 和 一代,
地址 recognition, 和 handshake evaluation 和 一代.
8. 微处理器 总线 接口
8.1 编写程序 i/o (pio) 寻址 模式
一个 generic pio 接口 是 defined 为 速 和 使容易-的-使用. 它 也 准许 直接
接合 至 大多数 微控制器. 至 一个 微控制器, 这 isp1160 呈现 作 一个
记忆 设备 和 一个 16-位 数据 总线 和 使用 这 A0 地址 线条 至 进入 内部的
控制 寄存器 和 先进先出 缓存区 内存. 因此, 这 isp1160 occupies 仅有的 二
i/o 端口 或者 二 记忆 locations 的 一个 微处理器. 外部 微处理器 能
读 从 或者 写 至 这 isp1160’s 内部的 控制 寄存器 和 先进先出 缓存区 内存
通过 这 编写程序 i/o (pio) 运行 模式. 图示 3显示 这
编写程序 i/o 接口 在 一个 微处理器 和 这 isp1160.
: 点此下载
