飞利浦 半导体
ISP1581
usb 2.0 hs 接口 设备
目标 规格 rev. 02 — 23 october 2000 5 的 73
9397 750 07648
© 飞利浦 electronics n.v. 2000. 所有 权利 保留.
6.2 管脚 描述
表格 2: 管脚 描述 为 lqfp64
标识
[1]
管脚 类型
[2]
描述
DGND 1 - 数字的 地面
V
cc(5.0)
2 - 供应 电压 (3.3 或者 5.0 v)
AGND 3 - 相似物 地面
V
reg(3.3)
5 - 管制 供应 电压 (3.3 V
±
10%) 从 内部的
调整器; 供应 内部的 相似物 电路; 使用 至 连接
解耦 电容 和 1.5 k
Ω
拉-向上 电阻 在 D
+
线条
remark:
不能 是 使用 至 供应 外部 设备.
D
−
5 ai/o usb d
−
连接 (相似物)
D
+
6 ai/o usb d
+
连接 (相似物)
RPU 7 AI 连接 为 外部 拉-向上 电阻 为 usb d
+
线条;
必须 是 连接 至 v
reg(3.3)
通过 一个 1.5 k
Ω
电阻
RREF 8 AI 连接 为 外部 偏差 电阻; 必须 是 连接 至
地面 通过 一个 12.2 k
Ω
(
±
0.1%) 电阻
MODE1 9 I 选择 函数 的 管脚 ale/a0 (在 分割 总线 模式 仅有的):
0 —
ale 函数 (地址 获得 使能)
1 —
a0 函数 (地址/数据 指示信号).
remark:
连接 至 v
cc(5.0)
在 generic 处理器 模式.
重置 10 I 重置 输入 (施密特 触发); 一个 低 水平的 生产 一个
异步的 重置; 连接 至 v
CC
为 电源-在 重置
(内部的 por 电路)
EOT 11 I 终止 的 转移 输入 (可编程序的 极性, 看
Table 37); 使用 在 dma 从动装置 模式 仅有的
DREQ 12 i/o dma 要求 (可编程序的 极性); 方向 取决于
在 这 位 主控 在 这 dma 硬件 寄存器 (dma
主控: 输入, dma 从动装置: 输出); 看 Ta bl e 3 7
DACK 13 i/o dma acknowledge (可编程序的 极性); 方向 的
取决于 在 位 主控 在 这 dma 硬件 寄存器
(dma 从动装置: 输入, dma 主控: output); 看 Ta bl e 3 7
DIOR 14 i/o dma 读 strobe (可编程序的 极性); 方向
取决于 在 位 主控 在 这 dma 硬件 寄存器
(dma 从动装置: 输入, dma 主控: output); 看 Ta bl e 3 7
DIOW 15 i/o dma 写 strobe (可编程序的 极性); 方向
取决于 在 位 主控 在 这 dma 硬件 寄存器
(dma 从动装置: 输入, dma 主控: output); 看 Ta bl e 3 7
INTRQ 16 I 中断 要求 输入 从 ata/atapi 附带的
CS1 17 O 碎片 选择 输出 为 atapi 设备
CS0 18 O 碎片 选择 输出 为 atapi 设备
总线_conf/
DA0
19 i/o
在 电源-向上
: 输入 至 选择 这 总线 configuration
0 —
分割 总线 模式; 多路复用 8-位 地址/数据 总线 在
ad[7:0], 独立的 8/16-位 dma 数据 总线 在 data[15:0]
1 —
generic 处理器 模式; 独立的 8-位 地址 在
ad[7:0], 16-位 dma 数据 总线 在 data[15:0].
正常的 运作
: 地址 输出 至 选择 这 task file
寄存器 的 一个 atapi 设备
: 点此下载
