规格
ispGAL22V10
10
电子的 signature
一个 电子的 signature (es) 是 提供 在 每 ispgal22v10
设备. 它 包含 64 位 的 reprogrammable 记忆 那 能
包含 用户-定义 数据. 一些 使用 包含 用户 id 代号,
修订 号码, 或者 inventory 控制. 这 signature 数据 是
总是 有 至 这 用户 独立 的 这 状态 的 这
安全 cell.
这 电子的 signature 是 一个 额外的 特性 不 呈现 在
其它 manufacturers' 22v10 设备. 至 使用 这 extra 特性 的
这 用户-可编程序的 电子的 signature 它 是 需要 至
choose 一个 lattice 半导体 22v10 设备 类型 当
compiling 一个 设置 的 逻辑 equations. 在 增加, 许多 设备
programmers 有 二 独立的 selections 为 这 设备,
典型地 一个 ispgal22v10 和 一个 ispgal22v10-ues (ues =
用户 电子的 signature) 或者 ispgal22v10-es. 这个 准许
用户 至 维持 兼容性 和 存在 22v10 设计,
当 安静的 having 这 选项 至 使用 这 gal 设备's extra
特性.
这 电子元件工业联合会 编排 为 这 ispgal22v10 包含 这 64 extra
fuses 为 这 电子的 signature, 为 一个 总的 的 5892 fuses.
不管怎样, 这 ispgal22v10 设备 能 安静的 是 编写程序
和 一个 标准 22v10 电子元件工业联合会 编排 (5828 fuses) 和 任何
qualified 设备 programmer.
安全 cell
一个 安全 cell 是 提供 在 每 ispgal22v10 设备 至
阻止 unauthorized copying 的 这 排列 patterns. once
编写程序, 这个 cell 阻止 更远 读 进入 至 这
函数的 位 在 这 设备. 这个 cell 能 仅有的 是 erased 用 re-
程序编制 这 设备, 所以 这 原来的 配置 能 从不
是 examined once 这个 cell 是 编写程序. 这 电子的
signature 是 总是 有 至 这 用户, regardless 的 这 状态
的 这个 控制 cell.
获得-向上 保护
ispgal22v10 设备 是 设计 和 一个 在-板 承担
打气 至 negatively 偏差 这 基质. 这 负的 偏差 是 的
sufficient 巨大 至 阻止 输入 undershoots 从 造成
这 电路系统 至 获得. additionally, 输出 是 设计 和 n-
频道 pullups instead 的 这 传统的 p-频道 pullups 至
eliminate 任何 possibility 的 scr induced 闭锁.
设备 程序编制
这 ispgal22v10 设备 使用 一个 标准 22v10 电子元件工业联合会
fusemap 文件 至 describe 这 设备 程序编制 信息.
任何 第三 群 逻辑 compiler 能 生产 这 电子元件工业联合会 文件 为 这个
设备.
在-系统 programmability
这 ispgal22v10 设备 特性 在-系统 可编程序的
技术. 用 integrating 所有 这 高 电压 程序编制
电路系统 在-碎片, 程序编制 能 是 accomplished 用 simply
shifting 数据 在 这 设备. once 这 函数 是 编写程序,
这 非-易变的 e
2
cmos cells 将 不 lose 这 模式 甚至
当 这 电源 是 转变 止.
所有 需要 程序编制 是 完毕 通过 四 ttl 水平的 逻辑
接口 信号. 这些 四 信号 是 喂养 在 这 在-碎片
程序编制 电路系统 在哪里 一个 状态 机器 控制 这 pro-
gramming. 这 接口 信号 是 串行 数据 在 (sdi), 串行
数据 输出 (sdo), 串行 时钟 (sclk) 和 模式 (模式)
控制. 为 详细信息 在 这 运作 的 这 内部的 状态 机器
和 程序编制 的 ispgal22v10 设备 请 谈及 至 这
isp architecture 和 程序编制 部分 在 这个 数据 书.
输出 寄存器 preload
当 测试 状态 机器 设计, 所有 可能 states 和
状态 transitions 必须 是 核实 在 这 设计, 不 just 那些
必需的 在 这 正常的 机器 行动. 这个 是 因为
确实 events 将 出现 在 系统 运作 那 throw 这
逻辑 在 一个 illegal 状态 (电源-向上, 线条 电压 glitches, 褐色-
outs, 等.). 至 测试 一个 设计 为 恰当的 treatment 的 这些
情况, 一个 方法 必须 是 提供 至 破裂 这 反馈 paths,
和 强迫 任何 desired (i.e., illegal) 状态 在 这 寄存器. 然后
这 机器 能 是 sequenced 和 这 输出 测试 为
准确无误的 next 状态 情况.
这 ispgal22v10 设备 包含 电路系统 那 准许 各自
注册 输出 至 是 synchronously 设置 也 高 或者 低.
因此, 任何 呈现 状态 情况 能 是 强迫 为 测试 se-
quencing. 如果 需要, 批准 gal programmers 有能力 的
executing 测试 vectors 执行 输出 寄存器 preload 自动地-
cally.
输入 缓存区
ispgal22v10 设备 是 设计 和 ttl 水平的 兼容
输入 缓存区. 这些 缓存区 有 一个 characteristically 高
阻抗, 和 呈现 一个 更 轻量 加载 至 这 驱动 逻辑
比 双极 ttl 设备.
所有 输入 和 i/o 管脚 (除了 sdi 在 这 ispgal22v10c) 也
有 建造-在 起作用的 拉-ups. 作 一个 结果, floating 输入 将 float
至 一个 ttl 高 (逻辑 1). 这 sdi 管脚 在 这 ispgal22v10c 有
一个 建造-在 拉-向下 至 保持 这 设备 输出 的 这 程序编制
状态 如果 这 管脚 是 不 actively 驱动. 不管怎样, lattice semicon-
ductor 推荐 那 所有 unused 输入 和 触发-陈述 i/o 管脚
是 连接 至 一个 调整 起作用的 输入, vcc, 或者 地面. 做
所以 将 tend 至 改进 噪音 免除 和 减少 icc 为 这
设备. (看 相等的 输入 和 i/o schematics 在 这 下列-
ing 页.)
典型 输入 电流
1.0 2.0 3.0 4.0 5.0
-60
0
-20
-40
0
输入 电压 (伏特)
输入 电流 (
µ
一个)
: 点此下载
